本发明专利技术提供一种电路不会冗余而能够提取不同的差动方式的信号的半导体装置、显示装置以及信号提取方法。半导体装置(10)具备输入部(12)、保持部(14)、选择部(16)以及输出部(18)。另外，输入部具备第1输入电路(30)以及第2输入电路(32)。在提取RSDS方式的数据的情况下，选择部选择从输入部输出、并保持在保持部的一端的数据来输出给输出部，在提取mini－LVDS方式的数据的情况下，选择部选择从输入部输出的数据而输出给输出部。在提取mini－LVDS方式的数据的情况下，输出部的切换开关(36)切换输出目的地，按所希望的顺序进行排序，将数据向外部输出。
【技术实现步骤摘要】
【专利摘要】本专利技术提供一种电路不会冗余而能够提取不同的差动方式的信号的。半导体装置(10)具备输入部(12)、保持部(14)、选择部(16)以及输出部(18)。另外，输入部具备第1输入电路(30)以及第2输入电路(32)。在提取RSDS方式的数据的情况下，选择部选择从输入部输出、并保持在保持部的一端的数据来输出给输出部，在提取mini－LVDS方式的数据的情况下，选择部选择从输入部输出的数据而输出给输出部。在提取mini－LVDS方式的数据的情况下，输出部的切换开关(36)切换输出目的地，按所希望的顺序进行排序，将数据向外部输出。【专利说明】
本专利技术涉及。
技术介绍
一般在IC搭载有提取输入信号的接口。作为这样的1C，例如，存在为了使液晶显示器等的显示面板显示图像而使用的驱动用1C。驱动用IC具有从时序控制器用半导体装置接收用于使显示面板显示图像的数据信号、控制信号，并输出给显示面板的信号线的功倉泛。 作为驱动用1C，例如，专利文献I中记载有能够根据输入方式来提取以单输入方式和差动输入方式不同的输入方式所输入的信号的半导体电路。 专利文献2中记载有将触发器配置成竞赛图方式，在竞赛图的各阶配置的触发器的动作周期从输入阶朝向输出阶按每一阶变为一半的液晶显示装置。 专利文献3中记载有在时钟信号的上升和下降锁存数据，并同时输出在时钟信号的上升的时刻或者下降的时刻锁存的两种数据(在时钟信号的上升和下降锁存的两种数据)的专利技术。 专利文献1:日本特开2012 - 44256号公报 专利文献2:日本特开2002 - 311912号公报 专利文献3:日本特开平2 - 44828号公报 一般地，从时序控制器用半导体装置向驱动用IC的数据(信息)的输入方式主要采用差动输入方式。例如，作为差动输入方式的规格，可以例举出RSDS(ReduCed SwingDifferential Signaling:低摆幅差分信号)以及 mini — LVDS(min1-Low VoltageDifferential Signaling:小型低电压差分信号)。 近年来，IC的接口要求高速化，并要求也能够对应比RSDS接口更高速的mini —LVDS 接口。 专利文献I?专利文献3中没有针对提取不同的差动输入方式的信号的记载。在专利文献I所记载的技术中，能够对应单输入方式以及差动输入方式二个方式，但无法对应不同的差动输入方式(例如RSDS以及mini — LVDS)。这样，一般以往的驱动用IC不具有输入不同的差动输入方式的功能。 因此，需要按照每一输出时序控制器的信号再设计驱动用1C，并需要长期的研发期间和再设计所花费的成本。另外，也有驱动用IC搭载与不同的差动输入信号方式对应的电路双方并通过选择信号等选择使用哪个电路的方法，但该情况下存在未被使用的电路冗余这样的技术问题。
技术实现思路
本专利技术是为了解决上述的问题而提出的，目的在于提供一种电路不会冗余而能够提取不同的差动方式的信号的。 为了实现上述目的，本专利技术的半导体装置具备:输入部，其被输入第I差动信号以及与上述第I差动信号不同的第2差动信号的任意一方，并根据第I时钟信号提取被输入了的上述第I差动信号或者上述第2差动信号而输出；保持部，其根据第2时钟信号提取从上述输入部输出的上述第I差动信号，并在保持后输出；选择部，在上述输入部被输入了上述第I差动信号的情况下，该选择部选择从上述保持部输出的上述第I差动信号并向根据第3时钟信号提取上述第I差动信号或者上述第2差动信号而输出的输出部输出，在上述输入部被输入了上述第2差动信号的情况下，该选择部选择从上述输入部输出的上述第2差动信号并向上述输出部输出；以及时钟信号供给部，其向上述输出部供给与输入到上述输入部的上述第I差动信号或者上述第2差动信号对应的上述第3时钟信号。 本专利技术的显示装置具备显示面板、驱动用IC以及时序控制器，上述驱动用IC具备本专利技术的半导体装置并向上述显示面板输出通过上述半导体装置提取的上述第I差动信号或者上述第2差动信号亦即基于图像数据而生成的信号，上述时序控制器对上述半导体装置进行与上述图像数据的提取有关的指示。 本专利技术的信号提取方法具备:通过输入部被输入第I差动信号以及与上述第I差动信号不同的第2差动信号的任意一方，并根据第I时钟信号提取被输入了的上述第I差动信号或者上述第2差动信号而输出的工序；通过保持部根据第2时钟信号提取从上述输入部输出的上述第I差动信号，并在保持后输出的工序；通过选择部在上述输入部被输入了上述第I差动信号的情况下，选择从上述保持部输出的上述第I差动信号并向根据第3时钟信号提取上述第I差动信号或者上述第2差动信号并输出的输出部输出，在上述输入部被输入了上述第2差动信号的情况下，选择从上述输入部输出的上述第2差动信号并向上述输出部输出的工序；以及通过时钟信号供给部向上述输出部供给与输入到上述输入部的上述第I差动信号或者上述第2差动信号对应的上述第3时钟信号的工序。 根据本专利技术，起到电路不会冗余而能够提取不同的差动方式的信号的效果。 【专利附图】【附图说明】 图1是表示本实施方式的显示装置的一个例子的结构的结构图。 图2是表示本实施方式的半导体装置的整体结构的一个例子的电路图。 图3是详细地示出图2所示的半导体装置的一部分的电路图。 图4是表示本实施方式的半导体装置中的RSDS方式的数据的流程的一个例子的电路图。 图5是本实施方式的半导体装置的输入部中的输入数据以及输出数据的一个例子的时序图。 图6是本实施方式的半导体装置的输出部中的输入数据以及输出数据的一个例子的时序图。 图7是表示本实施方式的半导体装置中的mini — LVDS方式的数据的流程的一个例子的电路图。 图8是本实施方式的半导体装置的输入部中的输入数据以及输出数据的一个例子的时序图。 图9是本实施方式的半导体装置的保持部中的输入数据以及输出数据的一个例子的时序图。 图10是本实施方式的半导体装置的输出部中的输入数据以及输出数据的一个例子的时序图。 附图标记说明:10…半导体装置;12…输入部;14…保持部;16…选择部;18…输出部；20...RSDS方式用以及mini — LVDS方式用时钟信号供给部；21...π?ι? — LVDS方式用时钟信号供给部；24-RSDS方式用时钟信号供给部(时钟信号供给部);30...第I输入电路;32…第2输入电路；34…输出电路；36…切换开关;80…显不装置;82…时序控制器；84…驱动用IC ;86…显不面板。 【具体实施方式】 以下，参照附图，详细地说明本实施方式。 本实施方式的半导体装置具有提取不同的差动输入方式的信号后向搭载在组装了该半导体装置的IC等的其它电路(内部电路等)输出信号的功能。即半导体装置作为分别与被输入的不同的差动输入方式的信号对应的接口发挥作用。在本实施方式中，作为具体的一个例子，对输入与RSDS(Reduced Swing Differential Signaling)方式对应的差动信号以及与 mini — LVDS(min1-Low Voltage Differentia本文档来自技高网...
【技术保护点】
一种半导体装置，其特征在于，具备：输入部，其被输入第1差动信号以及与所述第1差动信号不同的第2差动信号的任意一方，并根据第1时钟信号提取被输入了的所述第1差动信号或者所述第2差动信号而输出；保持部，其根据第2时钟信号提取从所述输入部输出的所述第1差动信号，并在保持后输出；选择部，在所述输入部被输入了所述第1差动信号的情况下，该选择部选择从所述保持部输出的所述第1差动信号并向根据第3时钟信号提取所述第1差动信号或者所述第2差动信号而输出的输出部输出，在所述输入部被输入了所述第2差动信号的情况下，该选择部选择从所述输入部输出的所述第2差动信号并向根据第3时钟信号提取所述第1差动信号或者所述第2差动信号而输出的输出部输出；以及时钟信号供给部，其向所述输出部供给与输入到所述输入部的所述第1差动信号或者所述第2差动信号对应的所述第3时钟信号。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：今吉崇博，
申请(专利权)人：拉碧斯半导体株式会社，
类型：发明
国别省市：日本;JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。