显示装置、像素电路及像素电路驱动方法制造方法及图纸

本发明专利技术揭露一种显示装置、像素电路及像素电路驱动方法。像素电路包含显示单元、记忆体单元及电压调整单元。显示单元耦接于扫描线、数据线与直流共用电极。电压调整单元耦接于显示单元及记忆体单元之间，并耦接于控制信号线及储存信号线。扫描线于数据写入期间提供高位准扫描信号，显示单元根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元。此外，控制信号线及储存信号线于电压调整期间分别提供高位准控制信号及低位准储存信号，电压调整单元根据高位准控制信号以将低位准储存信号写入显示单元。上述低位准储存信号的电压值相等于直流共用电极提供的共用电压的电压值。

【技术实现步骤摘要】
显示装置、像素电路及像素电路驱动方法
本专利技术是有关于一种显示技术及其驱动方法，且特别是有关于一种显示装置、应用于显示装置的像素电路及其驱动方法。
技术介绍
随着科技的进步及人们对于生活品质的要求，穿戴式产品因而崛起。探究穿戴式产品崛起的缘由，应是穿戴式产品相较于可携式产品(如手机、平板电脑)有更加轻便及易于携带的优势。此外，现有的穿戴式产品往往配备身体状态监控机制，对于生活品质要求较高的消费者会趋向购买穿戴式产品以了解个人身体的状态，而相应地调整其作息，以期维持其个人生活品质。由于穿戴式产品相较于上述可携式产品更加轻薄，相应地，穿戴式产品的电池容量亦随之缩减，因此，穿戴式产品对于其本身的耗电的要求变得越加严苛。据此，能够大幅降低耗电量的像素记忆体(MemoryInPixel，MIP)技术越来越受到重视。由于传统MIP电路架构是利用Vb及Vw这两个反向信号来与共同电压Vcom形成高、低电位两种不同夹压，并搭配交流共同电压AC-Vcom的周期性反转的特性来反转上述Vb及Vw信号的相位，以避免液晶受损。因此，传统MIP电路架构只适用于交流共同电压AC-Vcom。然而，经实验得知，交流共同电压AC-Vcom会经由寄生电容产生耦合杂讯(couplingnoise)，此耦合杂讯会干扰触碰面板的感应器，造成触碰面板功能错误，如此，将导致搭配触碰面板的产品不适用于传统采用交流共同电压AC-Vcom的MIP电路。由此可见，上述现有的方式，显然仍存在不便与缺陷，而有待改进。为了解决上述问题，相关领域莫不费尽心思来谋求解决之道，但长久以来仍未发展出适当的解决方案。专利技术内容
技术实现思路
旨在提供本专利技术的简化摘要，以使阅读者对本专利技术具备基本的理解。此
技术实现思路
并非本专利技术的完整概述，且其用意并非在指出本专利技术实施例的重要/关键元件或界定本专利技术的范围。本
技术实现思路
的一目的是在提供一种显示装置、像素电路及像素电路驱动方法，借以改善先前技术的缺点。为达上述目的，本
技术实现思路
的一技术方案是关于一种像素电路，其包含显示单元、记忆体单元及电压调整单元。显示单元耦接于扫描线、数据线与直流共用电极。电压调整单元耦接于显示单元及记忆体单元之间，并耦接于控制信号线及储存信号线。扫描线于数据写入期间提供高位准扫描信号，显示单元根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元。此外，控制信号线及储存信号线于电压调整期间分别提供高位准控制信号及低位准储存信号，电压调整单元根据高位准控制信号以将低位准储存信号写入显示单元。上述低位准储存信号的电压值相等于直流共用电极提供的共用电压的电压值。为达上述目的，本
技术实现思路
的另一技术方案是关于一种显示装置，其包含显示面板及除频电路。上述显示面板包含多个像素电路，而这些像素电路中的每一者包含显示单元、记忆体单元及电压调整单元。显示单元耦接于扫描线、数据线与直流共用电极。电压调整单元耦接于显示单元及记忆体单元之间，并耦接于控制信号线。除频电路耦接于下一级扫描线及控制信号线。上述扫描线于数据写入期间提供高位准扫描信号，显示单元根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元。另外，除频电路根据下一级扫描线所提供的下一级扫描信号而提供控制信号予控制信号线，借以透过控制信号线以控制电压调整单元。此外，除频电路于电压调整期间根据下一级扫描信号而提供高位准控制信号，借以控制电压调整单元以将低位准信号写入显示单元。上述低位准信号的电压值相等于直流共用电极提供的共用电压的电压值。为达上述目的，本
技术实现思路
的再一技术方案是关于一种像素电路驱动方法。上述像素电路包含显示单元及记忆体单元。显示单元耦接于扫描线、数据线与直流共用电极。上述像素电路驱动方法包含：由扫描线于数据写入期间提供高位准扫描信号；由显示单元于数据写入期间根据高位准扫描信号以将数据线所提供的数据电压写入记忆体单元；由控制信号线于电压调整期间提供高位准控制信号；以及根据高位准控制信号以于电压调整期间将低位准信号写入显示单元，其中低位准信号的电压值相等于直流共用电极提供的共用电压的电压值。因此，根据本专利技术的
技术实现思路
，本专利技术实施例通过提供一种显示装置、像素电路及像素电路驱动方法，借以解决像素记忆体(MemoryInPixel，MIP)技术采用交流共同电压AC-VCOM而产生耦合杂讯(couplingnoise)的问题，以使采用MIP技术的产品于搭配触碰面板(TouchPanel,TP)时，不会有触控功能错误的状况发生。在参阅下文实施方式后，本专利技术所属
中具有通常知识者当可轻易了解本专利技术的基本精神及其他专利技术目的，以及本专利技术所采用的技术手段与实施态样。附图说明为让本专利技术的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下：图1是绘示依照本专利技术一实施例的一种像素电路的电路方块示意图；图2是绘示依照本专利技术另一实施例的一种像素电路的驱动波形示意图；图3是绘示依照本专利技术再一实施例的一种像素电路的驱动波形示意图；图4A是绘示依照本专利技术又一实施例的一种像素电路的驱动波形示意图；图4B是绘示依照本专利技术另一实施例的一种像素电路的模拟波形示意图。图5是绘示依照本专利技术再一实施例的一种像素电路的示意图；图6是绘示依照本专利技术又一实施例的一种显示装置的电路方块示意图；图7是绘示依照本专利技术另一实施例的一种如图6所示的显示装置的部分电路示意图；图8是绘示依照本专利技术再一实施例的一种如图6所示的显示装置的部分电路示意图；图9是绘示依照本专利技术又一实施例的一种像素电路的驱动波形示意图；图10是绘示依照本专利技术另一实施方式的一种像素电路的驱动方法流程图根据惯常的作业方式，图中各种特征与元件并未依比例绘制，其绘制方式是为了以最佳的方式呈现与本专利技术相关的具体特征与元件。此外，在不同附图间，以相同或相似的元件符号来指称相似的元件/部件。具体实施方式为了使本专利技术的叙述更加详尽与完备，下文针对了本专利技术的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本专利技术具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其他具体实施例来达成相同或均等的功能与步骤顺序。除非本说明书另有定义，此处所用的科学与技术词汇的含义与本专利技术所属
中具有通常知识者所理解与惯用的意义相同。此外，在不和上下文冲突的情形下，本说明书所用的单数名词涵盖该名词的复数型；而所用的复数名词时亦涵盖该名词的单数型。另外，关于本文中所使用的耦接，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，亦可指二或多个元件相互操作或动作。图1是绘示依照本专利技术一实施例的一种像素电路100的电路方块示意图。如图所示，像素电路100包含显示单元110、电压调整单元120及记忆体单元130。于连接关系上，显示单元110耦接于共用电极以接收直流共用电压Vcom，并耦接于扫描线及数据线以分别接收扫描信号SRn及数据电压Vdata。另外，电压调整单元120耦接于显示单元110及记忆体单元130之间，并耦接于控制信号线、启用信号线及储存信号线以分别接收控制信号OE、启用信号IE及储存信号Vb。为说明图1所示的像素电路100的操作方式，请一并参阅图2，其是绘本文档来自技高网...

【技术保护点】
一种像素电路，其特征在于，包含：一显示单元，耦接于一扫描线、一数据线与一直流共用电极；一记忆体单元；以及一电压调整单元，耦接于该显示单元及该记忆体单元之间，并耦接于一控制信号线及一储存信号线；其中该扫描线于一数据写入期间提供一高位准扫描信号，该显示单元根据该高位准扫描信号以将该数据线所提供的一数据电压写入该记忆体单元；其中该控制信号线及该储存信号线于一电压调整期间分别提供一高位准控制信号及一低位准储存信号，该电压调整单元根据该高位准控制信号以将该低位准储存信号写入该显示单元，其中该低位准储存信号的电压值相等于该直流共用电极提供的一共用电压的电压值。

【技术特征摘要】
1.一种像素电路，其特征在于，包含：一显示单元，耦接于一扫描线、一数据线与一直流共用电极；一记忆体单元；以及一电压调整单元，耦接于该显示单元及该记忆体单元之间，并耦接于一控制信号线及一储存信号线；其中该扫描线于一数据写入期间提供一高位准扫描信号，该显示单元根据该高位准扫描信号以将该数据线所提供的一数据电压通过电压调整单元写入该记忆体单元；其中该控制信号线及该储存信号线于一电压调整期间分别提供一高位准控制信号及一低位准储存信号，该电压调整单元根据该高位准控制信号以将该低位准储存信号写入该显示单元，其中该低位准储存信号的电压值相等于该直流共用电极提供的一共用电压的电压值。2.根据权利要求1所述的像素电路，其特征在于，该电压调整单元包含：一第一晶体管，包含一第一端、一控制端以及一第二端，其中该第一晶体管的该第一端耦接于该显示单元，该第一晶体管的该控制端耦接于该控制信号线，该第一晶体管的该第二端耦接于该储存信号线；其中该第一晶体管于该电压调整期间根据该高位准控制信号而开启，以使该第一晶体管将该低位准储存信号写入该显示单元。3.根据权利要求2所述的像素电路，其特征在于，该电压调整单元还包含：一第二晶体管，包含一第一端、一控制端以及一第二端，其中该第二晶体管的该第一端耦接于该显示单元及该第一晶体管的该第一端，该第二晶体管的该控制端耦接于该扫描线，该第二晶体管的该第二端耦接于该记忆体单元；其中该扫描线及该控制信号线于该数据写入期间分别提供该高位准扫描信号及一低位准控制信号，第二晶体管及该第一晶体管分别该根据该高位准扫描信号及该低位准控制信号而开启及关闭，以使该显示单元通过该第二晶体管将该数据线所提供的该数据电压写入该记忆体单元。4.根据权利要求3所述的像素电路，其特征在于，该电压调整单元还包含：一第三晶体管，包含一第一端、一控制端以及一第二端，其中该第三晶体管的该第一端耦接于该第二晶体管的该第二端，该第三晶体管的该控制端耦接于一启用信号线，该第三晶体管的该第二端耦接于该记忆体单元；其中该启用信号线于该数据写入期间提供一高位准启动信号，该第三晶体管根据该高位准启动信号而开启，以使该显示单元通过该第二晶体管及该第三晶体管将该数据线所提供的该数据电压写入该记忆体单元。5.根据权利要求3所述的像素电路，其特征在于，该显示单元元包含：一第四晶体管，包含一第一端、一控制端及一第二端，其中该第四晶体管的该第一端耦接于该数据线，该第四晶体管的该控制端耦接于该扫描线，该第四晶体管的该第二端耦接于该第二晶体管的该第一端；一第五晶体管，包含一第一端、一控制端及一第二端，其中该第五晶体管的该第一端耦接于该第四晶体管的该第二端，该第五晶体管的该控制端耦接于该控制信号线；一储存电容，包含一第一端及一第二端，其中该储存电容的该第一端耦接于该第五晶体管的该第二端，该储存电容的该第二端用以耦接于该直流共用电极；以及一液晶电容，包含一第一端及一第二端，其中该液晶电容的该第一端耦接于该第四晶体管的该第二端及该第五晶体管的该第一端，该液晶电容的该第二端用以耦接于该直流共用电极。6.根据权利要求1至5任一项所述的像素电路，其特征在于，该像素电路依序操作于一正常显示模式、一缓冲模式及一静态模式，其中该像素电路于该静态模式中根据该记忆体单元内的该数据电压以显示相应画面，其中该缓冲模式包含该数据写入期间及该电压调整期间，该数据电压于该数据写入期间及该电压调整期间内包含单一正位...

【专利技术属性】
技术研发人员：廖伟见，庄铭宏，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71