一种基于AMBA总线结构的EPA通信IP核及片上系统技术方案

本发明专利技术公开了一种基于AMBA总线结构的EPA通信IP核及片上系统，本发明专利技术将EPA协议栈封装为IP硬核，该IP核包括：EPA模块、AHB接口模块、DMAC模块、数据通信接口模块以及寄存器模块。将EPA协议栈以IP核的形式挂接在AMBA总线上，并与CPU、SRAM、FLASH等单元组成片上系统。本发明专利技术具有以下有益效果：本发明专利技术不仅具备了ARM+FPGA平台技术的优势，并成功解决了该平台所存在的成本高、核心技术易被破解等缺点；基于本发明专利技术实现的高效、接口开放的SOC系统，使基于EPA的通信系统更加稳定和可靠；本发明专利技术提供的IP核在实现EPA通信功能的同时，还支持冗余功能和精确时钟同步功能。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种基于AMBA总线结构的EPA通信IP核及片上系统，本专利技术将EPA协议栈封装为IP硬核，该IP核包括：EPA模块、AHB接口模块、DMAC模块、数据通信接口模块以及寄存器模块。将EPA协议栈以IP核的形式挂接在AMBA总线上，并与CPU、SRAM、FLASH等单元组成片上系统。本专利技术具有以下有益效果：本专利技术不仅具备了ARM+FPGA平台技术的优势，并成功解决了该平台所存在的成本高、核心技术易被破解等缺点；基于本专利技术实现的高效、接口开放的SOC系统，使基于EPA的通信系统更加稳定和可靠；本专利技术提供的IP核在实现EPA通信功能的同时，还支持冗余功能和精确时钟同步功能。【专利说明】—种基于AMBA总线结构的EPA通信IP核及片上系统
本专利技术属于工业自动化通信
，具体涉及一种基于AMBA总线结构的EPA通信IP核及片上系统。
技术介绍
EPA通信系统是以EPA协议栈为核心，与微处理器单元、MAC单元以及存储单元等构成的通信系统。目前，EPA通信系统主要是基于ARM、FPGA或ARM+FPGA等微处理器平台，在微处理器上实现EPA协议栈，外围模块则由网卡芯片、物理层芯片和存储器模块等构成。基于ARM的EPA通信系统由软件实现EPA协议栈，具有高速便捷的数据处理和计算能力，但是在数据的传输效率、逻辑处理能力和执行速度上相对较弱。基于FPGA的EPA通信系统则由硬件实现，具有超强的逻辑处理能力、多进程同步高效执行、可灵活编程等特点，但是作为硬件可编程逻辑器件的FPGA，虽然对简单的算法和逻辑处理具有绝对的优势，而在复杂算法的实现上却非常薄弱。因此ARM+FPGA平台结合了两者的优势，由ARM实现上层数据的复杂运算和处理，FPGA完成下层数据的简单处理和传输，使EPA通信系统的性能达到更优。 尽管ARM+FPGA平台已经可以实现一个较强性能的系统，但是依然存在不足。从市场的角度，FPGA芯片成本高，搭建一套大规模的EPA通信系统非常昂贵，因此市场前景会因为成本而得到限制。从技术、应用层面，ARM+FPGA平台具有技术泄露的风险，集成度、可靠性和稳定性也没有集成电路高。
技术实现思路
为了克服现有技术中存在的缺陷，本专利技术提供一种基于AMBA总线结构的EPA通信IP核及片上系统，将EPA协议栈通过IP核的形式挂接在AMBA总线上，并与CPU、SRAM、FLASH等单元组成片上系统。本专利技术具体的技术方案如下: 一种基于AMBA总线结构的EPA通信IP核，用于挂接在片上系统的AHB总线上，实现EPA通信，该IP核包括: EPA模块，用于对EPA通信报文的收发进行调度和管理； AHB接口模块，用于实现IP核与AHB总线的通信连接； DMAC模块，用于实现IP核对片上系统的存储器单元进行直接、快速读写； 数据通信接口模块，用于搭建EPA通信网络，实现IP核与外部上位机以及其他EPA设备进行数据的交互和通信；以及， 寄存器模块，用于实现外部上位机对IP核进行开启、配置、组态和监控。 作为优化方案，EPA模块进一步包括: 周期报文子模块，用于收发周期报文； 管理报文子模块，用于接收来自外部上位机的管理报文，进行相应的操作，并根据操作结果发送相应的响应报文；管理报文包括读服务请求报文、写服务请求报文、组态请求报文 通信调度子模块，用于根据周期报文阶段和非周期报文阶段进行分时调度，触发相应的报文子模块执行报文的收发； 数据总线子模块，用于仲裁和选通相应的报文子模块与数据通信接口模块之间的数据传输；以及， 信息管理库子模块，用于存储组态信息以及EPA通信报文信息。 作为优化方案，EPA模块进一步包括: 同步报文子模块，用于收发同步报文，进行不同的EPA设备之间的时钟同步，使同一个网络中的EPA设备保持时钟一致； 事件报文子模块，用于发送事件报文，报告EPA设备在通信过程中出现的故障和关发事件。 作为优化方案，数据通信接口模块进一步包括: MII接口子模块，用于接入以太网，通过以太网与外部上位机通信连接；以及， 以太网MAC子模块，用于:对报文进行校验和过滤；驱动MII接口模块；处理报文冲关机制。 作为优化方案，MII接口子模块包括两组冗余的MII接口。 作为优化方案，IP核包括两个冗余配置的EPA模块，两个EPA模块分别通过数据通信接口模块收发冗余的EPA通信报文。 一种基于AMBA总线结构的EPA通信片上系统，包括一 AHB总线，AHB总线上分别挂接有: IP核，用于与外部的上位机连接，周期性地收发EPA通信报文； 存储器单元，用于存储IP核的组态信息以及EPA通信报文； 输入输出单元，用于连接外部设备；以及， CPU单元，用于获取存储器单元中存储的数据并进行处理，将处理后的数据由输入输出单元输出到相应的外设；还用于采集来自外设的数据并进行处理，对存储器单元中的数据进行更新。 作为优化方案，CPU单元包括32位的ARM微处理器。 作为优化方案，存储器单元包括分别挂接在AHB总线上的SRAM存储器和FLASH存储器；其中，FLASH存储器用于存储组态信息，SRAM存储器用于存储EPA通信报文。 作为优化方案，输入输出单元包括GP1接口、IIC接口、SPI接口、UART接口、以及CAN接口中的一种或几种。 与现有技术相比，本专利技术具有以下有益效果: (I)本专利技术不仅具备了 ARM+FPGA平台技术的优势，并成功解决了该平台所存在的成本高、核心技术易被破解等缺点，使得EPA通信系统具有更高的集成度、安全性和更广阔的市场前景。 (2)同时，基于本专利技术实现的高效、接口开放的SOC系统，使基于EPA的通信系统更加稳定和可靠。 (3)本专利技术提供的IP核在实现EPA通信功能的同时，还支持设备冗余功能和精确时钟同步功能，可通过以太网口实现冗余通道，相互冗余的设备可通过冗余通道进行工作状态的传递。。 【专利附图】【附图说明】 图1为本专利技术提供的基于AMBA总线结构的EPA通信IP核的结构框图； 图2为EPA模块的结构框图； 图3为数据通信接口模块的结构框图； 图4为本专利技术提供的基于AMBA总线结构的EPA通信片上系统的结构框图；图5为DMAC模块的工作过程图。 上图中序号为:1-1P核、Il-EPA模块、111-通信调度子模块、112-周期报文子模块、113-同步报文子模块、114-事件报文子模块、115-管理报文子模块、116-数据总线子模块、117-信息管理库子模块、12-AHB接口模块、13-DMAC模块、14-数据通信接口模块、141-以太网MAC子模块、142-MII接口子模块、15-寄存器模块、2-AHB总线、3-CPU单元、4-存储器单元、5-输入输出单元。 【具体实施方式】 首先对本领域内的一些专业术语进行解释: AMBA:高级微控制器总线体系(Advanced Microcontroller Bus Architecture)是由ARM公司推出的一种流行的工业标准片上总线标准。 AHB:高级高性能总线(Advanced High-performance Bus),属于 AMB本文档来自技高网...

【技术保护点】
一种基于AMBA总线结构的EPA通信IP核，用于挂接在片上系统的AHB总线上，实现EPA通信，其特征在于，所述IP核包括：EPA模块，用于对EPA通信报文的收发进行调度和管理；AHB接口模块，用于实现所述IP核与所述AHB总线的通信连接；DMAC模块，用于实现所述IP核对所述片上系统的存储器单元进行直接、快速读写；数据通信接口模块，用于搭建EPA通信网络，实现所述IP核与外部上位机以及其他EPA设备进行数据的交互和通信；以及，寄存器模块，用于实现外部上位机对所述IP核进行开启、配置、组态和监控。

【技术特征摘要】

【专利技术属性】
技术研发人员：童庆，朱冬冬，潘再生，施一明，谢灿华，
申请(专利权)人：浙江中控研究院有限公司，
类型：发明
国别省市：浙江;33