一种内置交点队列的异步AXI总线结构制造技术

本发明专利技术公开了一种内置交点队列的异步AXI总线结构，包括AXI总线结构和交点队列通信结构；AXI总线结构中包括5个通道：写地址通道、写数据通道、写返回通道、读地址通道和读数据通道；交点队列通信结构满足AXI总线协议，内置于通信结构中，实现核间通信；主设备与主设备通信采用交点队列通信结构；写地址、写数据、写返回通道组成一次写操作，读地址通道、读数据通道组成一次读操作。本发明专利技术的结构可减少资源消耗，实现主设备全并行工作，提高并行性；采用交点队列型结构，打破了片上通信网络性能瓶颈－握手闭环，实现了低延迟的通信功能；交点队列采用异步FIFO实现，实现局部同步、整体异步方式。

【技术实现步骤摘要】
【专利说明】—种内置交点队列的异步AXI总线结构
本专利技术属于多核片上系统中核间通信
，尤其涉及一种内置交点队列的异步AXI总线结构。
技术介绍
1.AXI总线协议 AXI (Advanced extensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA (Advanced Microcontroller Bus Architecture) 3.0 协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持显著传输访问和乱序访问，并更加容易就行时序收敛。AXI是AMBA中一个新的高性能协议。AXI技术丰富了现有的AMBA标准内容，满足超高性能和复杂的片上系统(SoC)设计的需求。AXI特点:单向通道体系结构。信息流只以单方向传输，简化时钟域间的桥接，减少门数量。当信号经过复杂的片上系统时，减少延时。支持多项数据交换。通过并行执行猝发操作，极大地提高了数据吞吐能力，可在更短的时间内完成任务，在满足高性能要求的同时，又减少了功耗。独立的地址和数据通道。地址和数据通道分开，能对每一个通道进行单独优化，可以根据需要控制时序通道，将时钟频率提到最高，并将延时降到最低。AXI协议是目前广泛应用于高性能SoC中，但是，协议规定只可以由主设备发起操作，主设备与主设备之间的数据传输通常使用共享存储的方式实现。共享存储方式，资源消耗较大，且并行性不好，即每次只可以同时有两个主设备操作。2.交点队列型(CQ, Crosspoint-Queued)交换结构 随着互联网与大数据中心对速度的迫切需要，现有的交换结构结构将不再适合。这是因为在现有的交换结构结构下，主要是通过增加流水线等方式提高速度，付出的代价是交换结构的高复杂度，而交换结构复杂度的增加，使得提高速度越来越难，复杂度与速度是一对不可调和的矛盾。为了解决这些问题，联合输入交点队列(Combined Input andCrosspoint Queuing，CICQ)型交换结构得到了广泛的关注，这种模型在输入与输出端有大量的队列缓冲，在满足高速的要求下，更易实现，IBM的Prizma就采用了这种结构。CICQ交换结构除了在输入线卡中提供了大量的虚拟输出队列(Virtual Output Queue，V0Q)外，还在交换阵列(Crossbar)的交叉点处加入了一个包的缓冲器。在每一个时隙内，输入可以向每个空的缓冲存入一个包，同时输出端可以独立的从满的缓冲取出一个包，这样输出与输入可以相互独立的工作，而不依赖于中心调度器。虽然CICQ有如此多的优点，但是也存在着一些问题，CICQ结构在线卡与交换阵列之间还是存在实时闭环，线卡需要知道缓存的状态(是空还是满)，满了就不能再写，否则数据就会出错，这就需要握手信号，为了正确的传送握手信号，解决的一个办法就是增大时隙，但这就会降低交换结构的性能。解决这种瓶颈另一种办法就是断开线卡与交叉开关矩阵之间的联系，使其不需要握手。CQ型交换结构解决了这个问题。CQ型交换结构将线卡中的缓存全部移动的交叉点处。在每个交叉点处插入缓存队列，将输入与输出分开，队列满则直接丢包，断开了线卡与交叉阵列之间的联系，也就打破了这个制约速度的瓶颈；另一方面，调度也是制约交换结构性能的一个瓶颈，为了解决头阻塞问题，一般采用虚拟存储队列V0Q，这就导致了每个端口有多个输入与多个输出，为了公平公正有效的实现调度，一般的调度在输入与输出端都会有仲裁器，当仲裁器匹配时才能传送包，这样会增加调度算法的复杂度，降低了交换结构的性能，而CQ型交换结构模型则只需在输出模块有一个仲裁器就能解决问题，有效的降低了调度算法的复杂度，提高了速度。交点型缓存结构目前处于模型实现阶段，还没具体的硬件实现，且需要相应的总线协议才可以使用。
技术实现思路
针对传统AXI总线结构中主设备的通信并行性不足、资源消耗大问题，本专利技术结合了交点队列型交换结构相关技术，提出了一种内置交点队列的AXI总线结构。主要包括AXI总线结构和交点队列通信结构，AXI总线共有5个通道，写地址通道、写数据通道、写返回通道、读地址通道、读数据通道。交点队列通信结构满足AXI总线协议，内置于通信结构中，实现核间通信的功能。主要包括:地址译码单元、数据译码单元、比较单元、仲裁器、交点对列、AXI接口单元组成。为解决上述技术问题，本专利技术提供一种内置交点队列的AXI总线结构，包括AXI总线结构和交点队列通信结构； AXI总线结构中包括5个通道:写地址通道、写数据通道、写返回通道、读地址通道和读数据通道；5个通道之间相互独立，有各自的握手信号，数据交换通过ID号区别； 交点队列通信结构满足AXI总线协议，内置于通信结构中，实现核间通信； 主设备与主设备通信采用交点队列通信结构，在主设备之间置入一个FIFO缓存队列，实行全并行通信； 主设备与从设备之间和主设备与主设备之间均存在数据传输交换；写地址、写数据、写返回通道组成一次写操作，读地址通道、读数据通道组成一次读操作。交点队列通信结构主要包括:地址译码单元、数据译码单元、比较单元、仲裁器、交点对列、AXI接口单元 本专利技术所达到的有益效果: (I)结合AXI总线协议，此结构可以广泛应用于基于AXI总线协议的系统中，应用广泛。(2)改变了 AXI总线结构中主设备只可以共享存储方式通信的结构，减少资源消耗，实现主设备全并行工作，提高并行性。(3)采用交点队列型结构，打破了片上通信网络性能瓶颈一握手闭环，实现了低延迟的通信功能； (4)采用了全阵列排布的结构，可以全并行工作，具有高带宽的性能； (5)有效的降低了调度模块调度算法的复杂度，在不影响调度公平性的同时，有效提高了调度效率。(6)交点队列采用异步FIFO实现，实现局部同步、整体异步方式，实现跨时钟域处理，可以用在异步时钟域。【附图说明】图1是系统整体框图； 图2是AXI控制器结构框图； 图3是地址模块逻辑设计； 图4是地址通道结构图； 图5是写数据模块逻辑设计图； 图6是写数据通道逻辑设计； 图7是写数据通道译码器； 图8是写数据通道wready信号产生逻辑； 图9是写数据通道比较单元逻辑图； 图10是写返回数据译码器； 图11是写返回通道； 图12是读数据译码器； 图13是读数据通道数据流向。【具体实施方式】下面结合附图对本专利技术作进一步描述。以下实施例仅用于更加清楚地说明本专利技术的技术方案，而不能以此来限制本专利技术的保护范围。〈一〉、整体结构 图1为整体结构示意图，存在两种数据交换方式:主设备与从设备之间和主当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种内置交点队列的异步AXI总线结构，其特征是，包括AXI总线结构和交点队列通信结构；AXI总线结构中包括5个通道：写地址通道、写数据通道、写返回通道、读地址通道和读数据通道；5个通道之间相互独立，有各自的握手信号，数据交换通过ID号区别；交点队列通信结构满足AXI总线协议，内置于通信结构中，实现核间通信；主设备与主设备通信采用交点队列通信结构，在主设备之间置入一个FIFO缓存队列，实行全并行通信；主设备与从设备之间和主设备与主设备之间均存在数据传输交换；写地址、写数据、写返回通道组成一次写操作，读地址通道、读数据通道组成一次读操作。

【技术特征摘要】

【专利技术属性】
技术研发人员：王镇，陈剑，陈亚宁，张磊，赵忠惠，张跃玲，汪健，
申请(专利权)人：中国兵器工业集团第二一四研究所苏州研发中心，
类型：发明
国别省市：江苏;32