包括多个处理元件之间的功率和性能平衡的用于能效和节能的方法、装置和系统制造方法及图纸

本文描述了基于所测得的工作负荷在处理元件之间有效率地平衡性能和功率的装置和系统。如果处理元件的工作负荷指示它是瓶颈，那么可提高其性能。然而，如果包括该处理元件的平台或集成电路已在功率或热限制下工作，那么其性能的提高将由另一处理元件性能的降低或给定上限来抵销，以维持符合功率或热限制。因此，即使当多个处理元件在功率或热限制下操作时，也通过平衡功率分配来标识和缓和瓶颈。

【技术实现步骤摘要】
【国外来华专利技术】包括多个处理元件之间的功率和性能平衡的用于能效和节能的方法、装置和系统
本公开涉及集成电路中的能效和节能以及在集成电路上执行的代码，更具体地但不排他地涉及平衡处理元件之间的功率和性能。
技术介绍
半导体处理和逻辑设计的进步已允许在集成电路器件上可能存在的逻辑量的增加。因此，计算机系统配置已经从系统中的单个或多个集成电路进化至各个集成电路上的多个硬件线程、多个核、多个设备和/或完整的系统。此外，随着集成电路密度增长，计算系统(从嵌入式系统到服务器)的功率需求也逐步提高。此外，软件低效率及其对硬件的要求也已造成了计算设备能耗的提高。实际上，一些研究表明计算机消耗了美国全部电力供应的大部分。因此，存在对与集成电路相关联的能效和节能的关键需求。而且，随着服务器、桌面计算机、笔记本、超极本、平板、移动电话、处理器、嵌入式系统等等变得更加流行(从包括在典型的计算机、汽车和电视中到生物技术)，计算设备销售的影响已然超出能耗的范围而延伸至对经济系统存在显著、直接的影响。此外，随着集成电路密度增加，在单个集成电路和/或封装中合并多个器件的能力已经类似地提高。作为说明性示例，芯片上系统(SOC)器件最近备受青睐。然而，通常SOC(以及类似组件)将多个器件集成到单个设备/电路中，不过它们也继承每个单独器件的功率、性能和热限制。因此，具有主控处理器和图形处理器的设备通常单独和分别地实现节能策略。即使针对整个封装定义了功率策略，它通常仅针对各个器件中的每一个构想假定的功率要求，而不会平衡不对称核之间的功率和性能以实现最大整体性能。附图说明本专利技术通过示例进行说明，而且不旨在受限于附图的各图。图1示出包括具有多处理元件处理器和集成图形处理器的集成电路的系统的逻辑表示的实施例。图2示出计算机系统配置的逻辑表示的实施例。图3示出计算机系统配置的逻辑表示的另一实施例。图4示出计算机系统配置的逻辑表示的另一实施例。图5示出用于平衡处理元件之间的功率以实现最大整体性能的集成电路的逻辑表示的实施例。图6示出用于平衡处理元件之间的功率以实现最大整体性能的集成电路的逻辑表示的另一实施例。图7示出用于平衡处理器与图形处理器之间的功率以在功率限制之内实现最大性能的流程图的实施例。图8示出用于平衡处理器与图形处理器之间的功率以在功率限制之内实现最大性能的流程图的另一实施例。具体实施方式在以下描述中，陈述了多个特定细节，诸如特定类型的特定处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、用于确定工作负荷的特定结构、用于确定和设置性能/功率限制的特定模块、特定类型的性能限制、特定类型的处理器件、特定类型的程序代码、特定性能瓶颈假定、包括不对称处理器的特定器件等等的示例，以提供对本专利技术的透彻理解。然而，对本领域普通技术人员显而易见的是，不一定要采用这些具体细节来实施本专利技术。在其它实例中，未详细描述公知的组件或方法，诸如特定和替代的处理器架构、用于所描述算法的特定逻辑电路/代码、特定固件代码、特定互连操作、特定工作负荷确定、特定频率设置技术、特定功率限制确定以及实现算法以及处理器的其它特定操作细节，以免不必要地模糊本专利技术。虽然参考特定集成电路中(诸如计算平台或微处理器中)的节能和能效描述了以下实施例，但其它实施例可适用于其它类型的集成电路和逻辑器件。在此描述的实施例的相似的技术和教导可适用于也可受益于更好能效和节能的其它类型的电路或半导体器件。例如，所公开的实施例不限于桌面计算机系统。也可用于其它设备，诸如手持式设备、芯片上系统(SOC)以及嵌入式应用。手持式设备的一些示例包括蜂窝电话、因特网协议设备、数码相机、个人数字助理(PDA)、手持式PC。嵌入式应用典型地包括微控制器、数字信号处理器(DSP)、芯片上系统、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机、或可执行以下教导的功能和操作的任何其他系统。此外，本申请中描述的装置、方法和系统不限于物理计算设备，而是也涉及用于节能和能效的软件优化。如将在以下描述中容易变得明显地，本申请中描述的方法、装置和系统的实施例(不论是参考硬件、固件、软件还是其组合)对于与性能考虑相平衡的“绿色技术”未来是关键的。本申请中描述的方法和装置用于平衡多个不对称器件之间的功率以实现最大整体性能。特定地，在下文中主要参考包括中央处理器/主控处理器(或其核)和图形处理器(或其核)的集成电路和/或封装来讨论功率平衡和分配。不过，本申请中描述的装置和方法不限于此，因为它们可结合包括任何类型的不对称或对称处理核的任何集成电路器件来实现。例如，可在两个主控处理核之间、处理核与存储器之间、和/或集成I/O器件之间利用如本申请中所描述的功率平衡和分配。如上所讨论，它可用于服务器、台式计算机、超极本、平板、小形状因数设备、手持式设备、SOC或嵌入式应用。参考图1，示出了包括多个器件/核的集成电路(或封装)的实施例。集成电路(IC)100包括任何处理器或处理设备，诸如微处理器、嵌入式处理器、数字信号处理器(DSP)、网络处理器、手持式处理器、应用处理器、协处理器、或用于执行代码的其它器件。在一个实施例中，处理器100包括：至少两个中央的、主控或处理核——核101和102，这两个核可以是不对称核或对称核(所示实施例)；以及输入/输出(I/O)设备180，诸如图形处理器(或它的核)。然而，IC100可包括任何数量的处理元件，这些处理元件可以是对称的或不对称的。在一个实施例中，处理元件指的是用于支持软件线程的硬件或逻辑。或在另一实施例中，处理元件指的是设备的核或处理逻辑，诸如图形处理器/核、网络控制器、嵌入式处理器、微控制器、等等。硬件中央处理元件的其它示例包括：线程单元、线程槽、线程、进程单元、上下文、上下文单元、逻辑处理器、硬件线程、核、和/或能保持处理器的诸如执行状态或架构状态之类的状态的任何其它元件。换言之，在一个实施例中，处理元件指的是能够与诸如软件线程、操作系统、应用、或其它代码之类的代码独立地相关联的任何硬件。物理处理器通常指的是集成电路，其可能包括任意数量的诸如核或硬件线程之类的其它处理元件。处理(或中央处理单元)核通常指的是位于集成电路上的能够维持独立架构状态的逻辑，其中每个独立维持的架构状态与至少某些专用执行资源相关联。与核相反，硬件线程通常指的是位于集成电路上的能维持独立架构状态的任何逻辑，其中独立维持的架构状态共享对执行资源的访问。可以看出，当某些资源是共享的而其它资源是架构状态专用时，硬件线程与核的术语之间的界线交叠。不过通常，核和硬件线程被操作系统视为各个逻辑处理器，其中操作系统能够分别在每个逻辑处理器上调度操作。如图1中所示的物理封装100包括两个处理核，即核101和102。在此，核101和102被视为对称核，即具有相同配置、功能单元和/或逻辑的核。在另一实施例中，核101包括无序处理器核，而核102包括有序处理器核。然而，可从任何类型的核中分别选择核101和102，诸如原生核、软件管理的核、适于执行原生指令集架构(ISA)的核、适于执行经转换指令集架构(ISA)的核、共同设计的核或其它已知核。不过为了进一步讨论，在下文中更详细描述了核101中示出的功能单元，因为核1本文档来自技高网...

【技术保护点】
一种用于高效能耗的装置，包括：集成电路，包括，一个或多个处理单元核；一个或多个图形处理单元核；图形工作负载监控器，被配置成确定一时间量上的所述一个或多个图形处理单元核的图形活动；以及功率管理模块，适于响应于所述集成电路达到功率相关限制且所述图形工作负荷监控器确定所述时间量上的所述一个或多个图形处理单元的图形活动大于活动阈值，为所述一个或多个处理单元核设置性能限制。

【技术特征摘要】
【国外来华专利技术】2011.12.15 US 13/327,6701.一种用于高效能耗的处理器，包括：集成电路，包括:一个或多个处理单元核；一个或多个图形处理单元核；图形工作负载监控器，用于确定一时间量上的所述一个或多个图形处理单元核的图形活动；以及功率管理模块，用于响应于所述集成电路达到功率相关限制且所述图形工作负荷监控器确定所述时间量上的所述一个或多个图形处理单元核的图形活动大于活动阈值，为所述一个或多个处理单元核设置性能限制,并且响应于所述图形工作负荷监控器确定在所述时间量上的所述一个或多个图形处理单元核的图形活动大于所述活动阈值，提高所述一个或多个图形处理单元核的图形性能限制。2.如权利要求1所述的处理器，其特征在于，所述功率管理模块还用于响应于所述图形工作负荷监控器确定在随后时间量上的所述一个或多个图形处理单元核的随后图形活动小于所述活动阈值，在所述随后时间量之后提高所述一个或多个处理单元核的性能限制。3.如权利要求2所述的处理器，其特征在于，所述功率管理模块还用于：响应于所述图形工作负荷监控器确定在所述随后时间量上的所述一个或多个图形处理单元核的随后图形活动小于所述活动阈值，在所述随后时间量之后降低所述一个或多个图形处理单元核的图形性能限制。4.如权利要求1所述的处理器，其特征在于，所述图形工作负荷监控器包括活动逻辑单元，所述活动逻辑单元用于确定在所述时间量上的所述一个或多个图形处理单元核的活动周期数，并且其中所述活动阈值包括在所述时间量上的周期的阈值数。5.如权利要求4所述的处理器，其特征在于，所述功率管理模块包括图形器件驱动程序模块，所述图形器件驱动程序模块用于响应于所述集成电路达到功率相关限制且所述图形工作负荷监控器确定在所述时间量上的所述一个或多个图形处理单元核的图形活动大于活动阈值，为所述一个或多个处理单元核设置性能限制。6.如权利要求5所述的处理器，其特征在于，所述图形器件驱动程序模块用于：从所述活动逻辑单元加载活动周期数；确定所述活动周期数是否大于在所述时间量上的周期的阈值数；以及向功率服务例程提供性能限制指示器，所述性能限制指示器响应于确定所述活动周期数大于在所述时间量上的周期的阈值数而为所述一个或多个处理单元核设置性能限制。7.如权利要求5所述的处理器，其特征在于，所述一个或多个处理单元核的性能限制包括从由以下各项组成的组中选择的性能限制：所述一个或多个处理单元核的最大操作频率，所述一个或多个处理单元核的最大超频频率，所述一个或多个处理器核的最大电流，以及所述一个或多个处理器核的最大能耗。8.一种用于高效能耗的处理器，包括：集成电路，包括：第一核和第二核，所述第一核和所述第二核是非对称核；工作负荷监控器，用于动态确定所述第一核的第一工作负荷以及所述第二核的第二工作负荷；以及平衡模块，用于基于所述集成电路的功率限制以及至少所述第二工作负荷与阈值的比较来动态调节所述第一核和所述第二核之间的频率分配，其中所述平衡模块用于：响应于达到所述功率限制，提高所述第二核的频率并降低所述第一核的频率；以及在未达到所述功率限制时，响应于首次检测到所述第二工作负荷大于所述阈值来提高所述第二核频率并维持所述第一核频率，并且响应于多次检测到所述第二工作负荷小于所述阈值来降低所述第二核频率。9.如权利要求8所述的处理器，其特征在于，所述第一核包括主机处理核，并且所述第二核包括图形处理核。10.如权利要求8所述的处理器，其特征在于，用于动态确定所述第一核的第一工作负荷以及所述第二核的第二工作负荷的工作负荷监控器包括：第一硬件，用于跟踪在一时间段期间所述第一核是活动的周期的第一数目；以及第二硬件，用于跟踪在所述时间段期间所述第二核是活动的周期的第二数目。11.如权利要求8所述的处理器，其特征在于，用于动态确定所述第一核的第一工作负荷以及所述第二核的第二工作负荷的工作负荷监控器包括：微控制器，所述微控制器用于跟踪在一时间段期间所述第一核是活动的周期的第一数目以及在所述时间段期间所述第二核是活动的周期的第二数目。12.如权利要求8所述的处理器，其特征在于，用于基于所述集成电路的功率限制以及至少所述第二工作负荷来动态调节所述第一核和所述第二核之间的频率分配的所述平衡模块还用于：响应于所述第一工作负荷大于所述第二工作负荷，提高所述第一核的频率并且降低所述第二核的频率，以及响应于所述第二工作负荷大于所述第一工作负荷，降低所述第一核的频率并且提高所述第二核的频率。13.如权利要求8所述的处理器，其特征在于，用于基于所述集成电路的功率限制以及至少所述第二工作负荷来动态调节所述第一核和所述第二核之间的频率分配的所述平衡模块还用于：响应于确定所述第二核是性能瓶颈，提高所述第二核的频率并且降低所述第一核的频率；以及响应于确定所述第二核不是性能瓶颈，提高所述第一核的频率并且降低所述第二核的频率。14.如权利要求13所述的处理器，其特征在于，所述平衡模块包括驱动程序模块，所述驱动程序模块用于响应于确定所述第二核是性能瓶颈而提高所述第二核的频率并且降低所述第一核的频率；以及响应于确定所述第二核不是性能瓶颈而提高所述第一核的频率并且降低所述第二核的频率。15.如权利要求13所述的处理器，其特征在于，所述平衡模块包括功率控制单元，所述功率控制单元包括微控制器，所述微控制器响应于确定所述...

【专利技术属性】
技术研发人员：T·T·施吕斯列尔，R·J·芬格，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US