一种高增益宽动态范围CMOS跨阻放大器制造技术

本发明专利技术提供一种高增益宽动态范围CMOS跨阻放大器，包括：级联的推挽反相器组成的前馈通路，其输入端输入小电流信号，其输出端输出大电压信号；反馈电阻，连接在所述前馈通路的输入端与输出端之间；自动增益控制通路，连接在所述前馈通路的输入端与输出端之间，并与所述反馈电阻并联；分流管，连接在所述前馈通路的输入端与电阻分压器之间；电阻分压器，连接在所述分流管与所述前馈通路的输出端之间，用于控制分流管的导通与关断。本发明专利技术的方案可以对接收到的微弱信号进行高增益、低噪声地放大，尤其对于输入电流信号的动态范围进行了有效拓宽，同时电路具有设计简单和单片集成的特点。

【技术实现步骤摘要】
一种高增益宽动态范围CMOS跨阻放大器
本专利技术涉及电路领域，特别是指一种高增益宽动态范围CMOS跨阻放大器。
技术介绍
在光纤通信系统中，前置放大器对整个系统的性能诸如速度、灵敏度、信噪比等都有重大影响。根据偏置电阻的特点，可选择的前置放大器有三种：低阻抗放大器，跨阻放大器和高阻抗放大器。低阻抗放大器结构简单，带宽大，但是增益不够高，并且噪声较大，而高阻抗放大器灵敏度高，噪声小，但是具有带宽小和动态范围窄的缺点，选择跨阻放大器，能在这些性能要求中取得很好的折中。当发射端离接收端很远时，信号经过长距离光纤后衰减，这时要求跨阻放大器具有较高的增益用来对接收的微弱电流信号进行放大，转换成电压信号以供后级处理。当发射端离接收端很近时，接收电流较大，电路可能饱和从而不能正常响应。
技术实现思路
本专利技术要解决的技术问题是提供一种高增益宽动态范围CMOS跨阻放大器。对接收到的微弱信号进行高增益、低噪声地放大，尤其对于输入电流信号的动态范围进行了有效拓宽，同时电路具有设计简单和单片集成的特点。为解决上述技术问题，本专利技术的实施例提供一种高增益宽动态范围CMOS跨阻放大器，包括：级联的推挽反相器组成的前馈通路，其输入端输入小电流信号，其输出端输出大电压信号；反馈电阻，连接在所述前馈通路的输入端与输出端之间；自动增益控制通路，连接在所述前馈通路的输入端与输出端之间，并与所述反馈电阻并联；分流管，连接在所述前馈通路的输入端与电阻分压器之间；电阻分压器，连接在所述分流管与所述前馈通路的输出端之间，用于控制分流管的导通与关断。其中，所述前馈通路包括：级联的第一级推挽反相器、第二级推挽反相器以及第三级推挽反相器。其中，所述第一级推挽反相器包括：第一PMOS晶体管、第二NMOS晶体管和第三NMOS晶体管；其中，所述第一PMOS晶体管的源极连接电源电压Vdd，所述第二NMOS晶体管的源极连接地信号gnd，所述第一PMOS晶体管的栅极和所述第二NMOS晶体管的栅极均连接所述前馈通路的输入端，输入电压为Vin，所述第一PMOS晶体管的漏极和所述第二NMOS晶体管的漏极均连接所述第三NMOS晶体管的栅极和漏极，所述第三NMOS晶体管的源极连接地信号gnd。其中，所述第二级推挽反相器包括：第四PMOS晶体管、第五NMOS晶体管以及第六NMOS晶体管；其中，所述第四PMOS晶体管的源极连接所述电源电压Vdd，所述第五NMOS晶体管的源极连接所述地信号gnd，所述第四PMOS晶体管的栅极和所述第五NMOS晶体管的栅极均连接所述第三NMOS晶体管的漏极，所述第四PMOS晶体管的漏极和所述第五NMOS晶体管的漏极均连接所述第六NMOS晶体管的栅极和漏极，所述第六NMOS晶体管的源极连接所述地信号gnd。其中，所述第三级推挽反相器包括：第七PMOS晶体管、第八NMOS晶体管以及第九NMOS晶体管；其中，所述第七PMOS晶体管的源极连接所述电源电压Vdd，所述第八NMOS晶体管的源极连接所述地信号gnd，所述第七PMOS晶体管的栅极和所述第八NMOS晶体管的栅极均连接所述第六NMOS晶体管的漏极，所述第七PMOS晶体管的漏极和所述第八NMOS晶体管的漏极均连接所述第九NMOS晶体管的栅极和漏极，所述第九NMOS晶体管的源极连接所述地信号gnd，所述前馈通路的输出端连接第九NMOS晶体管的漏极，且所述输出端的输出电压为Vout。其中，所述自动增益控制通路包括：第十NMOS晶体管以及与所述第十NMOS晶体管串联的一电阻；其中，所述第十NMOS晶体管的栅极和所述电阻的一端均连接所述前馈通路的输出端，所述第十NMOS晶体管的漏极连接所述电阻的另一端，所述第十NMOS晶体管的源极连接所述前馈通路的输入端。其中，所述分流管为第十一NMOS晶体管，所述电阻分压器包括：第一分压电阻以及第二分压电阻；其中，所述第一分压电阻的一端连接所述前馈通路的输出端，所述第一分压电阻的另一端和所述第二分压电阻的一端均连接所述第十一NMOS晶体管的栅极，所述第二分压电阻的另一端和所述第十一NMOS晶体管的源极均连接地信号gnd，所述第十一NMOS晶体管的漏极连接所述前馈通路的输入端。其中，所述第一分压电阻的阻值大于第二分压电阻的阻值。本专利技术的上述技术方案的有益效果如下：高增益：采用级联推挽反相器，尤其是三级级联推挽反相器，第一PMOS晶体管、第二NMOS晶体管、第四PMOS晶体管、第五NMOS晶体管、第七PMOS晶体管、第八NMOS晶体管均偏置在饱和区作为放大管从而获得高增益，第三NMOS晶体管、第六NMOS晶体管、第九NMOS晶体管作为有源负载晶体管，减小了密勒效应，防止过冲；宽动态范围：第十NMOS晶体管和电阻R3构成自动增益控制通路，当输出电压达到第十NMOS晶体管的阈值电压使其导通，从而减小了整个电路的跨阻增益，拓宽了输入电流的动态范围，第十一NMOS晶体管作为分流管，由电阻分压器R1和R2控制其开关，进一步增大了输入电流的动态范围，提高了电路的输入电流过驱能力；结构简单：传统的自动增益控制通路由一个峰值检测器，一个比较器和一个积分器构成，本专利技术跨阻放大器中的自动增益控制通路仅由一个NMOS晶体管和一个电阻串联而成，第十NMOS晶体管的控制电压直接由输出电平提供，大大降低了设计的复杂性，同时，反馈电阻上的压降作为输入电压，不需要额外的偏置，减小了功耗和芯片面积。附图说明图1a为本专利技术的推挽反相器的基本结构示意图；图1b为图1a的小信号等效电路示意图；图2为本专利技术的高增益宽动态范围CMOS跨阻放大器的结构示意图。具体实施方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。如图1a、图1b所示，为本专利技术的实施例中采用的推挽反相器的基本结构。图1a中，Vdd是电源电压，gnd是地信号，放大管M1和M2同时工作在饱和区，从而使电路的跨导和增益带宽积最大。反馈电阻RF为M1和M2提供偏置并且调节输入匹配，M3是有源负载，使得M1和M2能扩大其宽长比从而防止过冲，Vout是输出电压信号。图1b中，Iin和Cp分别是光电二极管的等效电流和寄生电容，Cgs1和Cgs2为M1和M2的栅-源寄生电容，Cgd1和Cgd2为M1和M2的栅-漏寄生电容，gm1和gm2分别为M1和M2的跨导，Vgs为M1和M2的栅-源电压，RL为负载电阻，其表达式为：RL=r01//r02//1gm3//Rin---(1)]]>其中，r01和r02分别为M1和M2的输出电阻，1/gm3为有源负载M3的电阻，Rin为后级放大器的输入电阻，RL为r01、r02、1/gm3和Rin串联后的阻值。推挽反相器的开环增益AV可表示为：AV=VoutVin=(gm1+gm2)RL---(2)]]>假设RF远远大于RL，推挽反相器的跨阻增益AR可表示为：AR=VoutIin≈RF---(3)]]>-3dB截止频率可表示为：f-3dB=1+AV2πRFCT---(4)]]>其中CT为推挽放大器的输入电容，包括M1和M2的寄生电容以及光电二极管寄生电容CP。如图2所示，是对图1a所示的推挽反相器实现原理电路的具体实现。保持图1a的基本结构不变，使用三级级联推挽反相器结构，实现高本文档来自技高网...

【技术保护点】
一种高增益宽动态范围CMOS跨阻放大器，其特征在于，包括：级联的推挽反相器组成的前馈通路，其输入端输入小电流信号，其输出端输出大电压信号；反馈电阻，连接在所述前馈通路的输入端与输出端之间；自动增益控制通路，连接在所述前馈通路的输入端与输出端之间，并与所述反馈电阻并联；分流管，连接在所述前馈通路的输入端与电阻分压器之间；电阻分压器，连接在所述分流管与所述前馈通路的输出端之间，用于控制分流管的导通与关断。

【技术特征摘要】
1.一种高增益宽动态范围CMOS跨阻放大器，其特征在于，包括：级联的推挽反相器组成的前馈通路，其输入端输入小电流信号，其输出端输出大电压信号；反馈电阻，连接在所述前馈通路的输入端与输出端之间；自动增益控制通路，连接在所述前馈通路的输入端与输出端之间，并与所述反馈电阻并联；分流管，连接在所述前馈通路的输入端与电阻分压器之间；电阻分压器，连接在所述分流管与所述前馈通路的输出端之间，用于控制分流管的导通与关断；所述前馈通路包括：级联的第一级推挽反相器、第二级推挽反相器以及第三级推挽反相器；所述第一级推挽反相器包括：第一PMOS晶体管、第二NMOS晶体管和第三NMOS晶体管；其中，所述第一PMOS晶体管的源极连接电源电压Vdd，所述第二NMOS晶体管的源极连接地信号gnd，所述第一PMOS晶体管的栅极和所述第二NMOS晶体管的栅极均连接所述前馈通路的输入端，输入电压为Vin，所述第一PMOS晶体管的漏极和所述第二NMOS晶体管的漏极均连接所述第三NMOS晶体管的栅极和漏极，所述第三NMOS晶体管的源极连接地信号gnd；所述第二级推挽反相器包括：第四PMOS晶体管、第五NMOS晶体管以及第六NMOS晶体管；其中，所述第四PMOS晶体管的源极连接所述电源电压Vdd，所述第五NMOS晶体管的源极连接所述地信号gnd，所述第四PMOS晶体管的栅极和所述第五NMOS晶体管的栅极均连接所述第三NMOS晶体管的漏极，所述第四PMOS晶体管的漏极和所述第五NMOS晶体管的漏极均连接所述第六NMOS晶体管的栅极和漏极，...

【专利技术属性】
技术研发人员：刘帘曦，邹姣，朱樟明，杨银堂，牛越，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61