一种多通道输入/输出设备自适应访问控制系统技术方案

本实用新型专利技术公开一种多通道输入/输出设备自适应访问控制系统，包括第一至第N通道接口，N为大于1的正整数，与每个所述通道接口对应的串/并转换部件、寄存器、基地址及长度计数器，地址选择部件，数据选择部件，仲裁控制器，缓冲存储器，以及时钟发生器。本实用新型专利技术不仅很好地解决了数据的处理速度和缓冲问题，而且实现了不同通信速度和不同帧长度的多个不同输入/输出设备并发工作，同时也消除了软件参与串行通讯对控制速度的影响，提高了系统的工作效率。

【技术实现步骤摘要】
一种多通道输入/输出设备自适应访问控制系统
本技术涉及输入/输出设备
，尤其涉及一种多通道输入/输出设备自适应访问控制系统。
技术介绍
物联网是基于互联网发展起来的，是互联网的延伸与拓展，具体是指通过射频识另|J、红外感应器、激光扫描器等信息传感设备，按约定的协议，实现任何时间、任何地点、任何物体进行信息交换和通信，以实现智能化识别、定位、跟踪、监控和管理的一种网络。随着物联网时代的到来，应用到的输入/输出设备种类和数量也急剧增加，但是传统输入/输出(I/O)设备的发展却相对缓慢，不能契合物联网高速发展的需要，如何可靠高效地将多种不同性能的输入/输出设备连接到相应系统中，并处理好不同接口数据的通讯速度和缓冲大小，以及消除软件参与串行通讯对控制速度的影响，亟待解决。
技术实现思路
本技术的目的在于通过一种多通道输入/输出设备自适应访问控制系统，来解决以上
技术介绍
部分提到的问题。 为达此目的，本技术采用以下技术方案: 一种多通道输入/输出设备自适应访问控制系统，其包括第一至第N通道接口，N为大于I的正整数，与每个所述通道接口对应的串/并转换部件、寄存器、基地址及长度计数器，地址选择部件，数据选择部件，仲裁控制器，缓冲存储器，以及时钟发生器；其中，所述串/并转换部件一端连接通道接口，另一端连接寄存器，所述地址选址部件一端连接基地址及长度计数器，另一端连接仲裁控制器、缓冲存储器，所述数据选择部件一端连接寄存器，另一端连接仲裁控制器、缓冲存储器，所述时钟发生器连接仲裁控制器。 特别地，所述寄存器包括数据接收寄存器和数据发送寄存器。 特别地，所述多通道输入/输出设备自适应访问控制系统包括第一至第八通道接□。 本技术提供多通道输入/输出设备自适应访问控制系统在一块现场可编程门阵列(FPGA)上设计，每路通道接口的数据收发，以及它内部数据的处理、效验、缓冲先进先出(FIFO)、仲裁控制和数据存储器直接访问(DMA)都是通过硬件电路自动并发完成的，无须软件参与，这样不仅很好地解决了数据的处理速度和缓冲问题，而且实现了不同通信速度和不同帧长度的多个不同输入/输出设备并发工作，同时也消除了软件参与串行通讯对控制速度的影响，提高了系统的工作效率。 【附图说明】 图1为本技术实施例提供的多通道输入/输出设备自适应访问控制系统结构图。 【具体实施方式】 下面结合附图和实施例对本技术作进一步说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本技术，而非对本技术的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本技术相关的部分而非全部内容。 请参照图1所示，图1为本技术实施例提供的多通道输入/输出设备自适应访问控制系统结构图。 本实施例中多通道输入/输出设备自适应访问控制系统具体包括:第一至第N通道接口，N为大于I的正整数，与每个所述通道接口对应的串/并转换部件和并/串转换部件、寄存器、基地址及长度计数器，地址选择部件，数据选择部件，仲裁控制器，缓冲存储器，以及时钟发生器。 所述串/并转换部件一端连接通道接口，另一端连接寄存器，所述地址选址部件一端连接基地址及长度计数器，另一端连接仲裁控制器、缓冲存储器，所述数据选择部件一端连接寄存器，另一端连接仲裁控制器、缓冲存储器，所述时钟发生器连接仲裁控制器。 于本实施例中，所述寄存器包括数据接收寄存器和数据发送寄存器。多通道输入/输出设备自适应访问控制系统包括第一至第八通道接口，即N取8，第一至第八通道接口共提供8路通道，可以同时支持8路外围通道的同时收发工作，每个接口的速度和帧长度都可以不同。 每个通路都有一个对应的基地址及长度计数器，当前的长度就是每个通路进行读写缓冲存储器的地址，地址选择部件就是根据目前仲裁控制器输出的仲裁控制逻辑信号从第一至第八通路，16个请求源中选择其中一路，作为当前缓冲存储器的操作地址。同样的，每个通路接口有一个对应的寄存器，寄存器包括数据接收寄存器和数据发送寄存器，如是接收，其内容须及时写入缓冲存储器；如是发送，其内容须从缓冲存储器中读取；数据选择部件就是根据目前仲裁控制器输出的仲裁控制逻辑信号从8路数据接收寄存器和发送寄存器中选择其中一路，作为当前缓冲存储器操的数据。 仲裁控制器的作用在于:8个通路，读写分开，共16个请求源，它们可同时对缓冲存储器发起操作请求，但缓冲存储器只能选择一个操作请求，这就需要采用仲裁控制器，其根据控制算法从有效请求中选择一个请求。被选中的通道接口，当前的地址选择部件和数据选择部件也为其占用。 本技术的技术方案在一块现场可编程门阵列上设计，每路通道接口的数据收发，以及它内部数据的处理、效验、缓冲FIFO、仲裁控制和数据DMA都是通过硬件电路自动并发完成的，无须软件参与，这样不仅很好地解决了数据的处理速度和缓冲问题，而且实现了不同通信速度和不同帧长度的多个不同输入/输出设备并发工作，同时也消除了软件参与串行通讯对控制速度的影响，提高了系统的工作效率。本技术内部设有大量缓冲，访问仲裁控制逻辑，高速输入/输出接口频率检测电路，可以自动检测对应通道接口的速度，自动配置相应的通信速度。另外，本技术可以根据同步信息和数据信息自动识别输入/输出设备的接口通信速度，帧的长度，支持奇偶校验，CRC校验，内置多路缓冲FIFO，支持多通道并发收发工作。 注意，上述仅为本技术的较佳实施例及所运用技术原理。本领域技术人员会理解，本技术不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本技术的保护范围。因此，虽然通过以上实施例对本技术进行了较为详细的说明，但是本技术不仅仅限于以上实施例，在不脱离本技术构思的情况下，还可以包括更多其他等效实施例，而本技术的范围由所附的权利要求范围决定。本文档来自技高网...

【技术保护点】
一种多通道输入/输出设备自适应访问控制系统，其特征在于，包括第一至第N通道接口，N为大于1的正整数，与每个所述通道接口对应的串/并转换部件、寄存器、基地址及长度计数器，地址选择部件，数据选择部件，仲裁控制器，缓冲存储器，以及时钟发生器；其中，所述串/并转换部件一端连接通道接口，另一端连接寄存器，所述地址选址部件一端连接基地址及长度计数器，另一端连接仲裁控制器、缓冲存储器，所述数据选择部件一端连接寄存器，另一端连接仲裁控制器、缓冲存储器，所述时钟发生器连接仲裁控制器。

【技术特征摘要】
1.一种多通道输入/输出设备自适应访问控制系统，其特征在于，包括第一至第N通道接口，N为大于I的正整数，与每个所述通道接口对应的串/并转换部件、寄存器、基地址及长度计数器，地址选择部件，数据选择部件，仲裁控制器，缓冲存储器，以及时钟发生器；其中，所述串/并转换部件一端连接通道接口，另一端连接寄存器，所述地址选址部件一端连接基地址及长度计数器，另一端...

【专利技术属性】
技术研发人员：何正未，陈正明，郭正新，陈兴，许莉，赵国志，
申请(专利权)人：无锡市同飞科技有限公司，
类型：新型
国别省市：江苏;32