大型仪器使用机时采集控制器制造技术

本发明专利技术涉及一种大型仪器使用机时采集控制器。本发明专利技术包括电源电路、时钟电路、继电器外部控制电路、电流采集电路、存储器电路、通信模块电路、复位电路、串口电路、JTAG下载电路和主控电路。采集控制器软件接收网络服务器发送的数据采集指令，采集控制器进入数据采集状态，一旦数据采集间隔到，采集控制器采样传感器数据、采集电流值以及时钟芯片的时钟信息，并按照预定的数据格式经以太网发送到网络服务器，如果发送失败则将电流值和时钟信息存储在EEPROM存储芯片中。本发明专利技术所涉及的大型仪器使用机时采集控制器，利用电流检测方法实现各种仪器设备的使用时间计量，因此适用性非常广泛，能够应用于各种功率仪器设备的使用时间统计。

【技术实现步骤摘要】
大型仪器使用机时采集控制器
本专利技术属于实验室设备管理
，具体涉及一种大型仪器使用机时采集控制器。
技术介绍
实验室中大型仪器设备的使用时间统计对于实验室设备的管理和维护具有重大作用。仪器设备的时间使用率是反映仪器设备使用情况的一个重要指标，可以作为评价仪器设备管理水平的重要依据。通过统计、分析仪器设备的机时使用率，可以为合理配置大型科学仪器设备提供科学依据，可以提高管理水平，更好地发挥大型科学仪器设备的使用效益，促进科技和经济建设的发展。早期很多实验室采用了最简单的依靠仪器使用人为登记的方法来统计，这种方法效率低下，无法适应精细化管理的需求。另一种方式是采用仪器设备内置的记录存储进行统计，但是这种方法缺乏普适性，并非所有的仪器设备都具有自容式存储，而且各种存储方式并不一致。目前一般实验室都采用了门禁卡进行机时统计的方法，但是门禁统计的时间跟实际使用仪器设备的时间并不是完全吻合，只是某个使用仪器设备的人员进入实验室的时间，因此准确性不高。根据目前机时统计的现状，本专利技术提供了一种大型仪器使用机时采集控制器，利用电流检测方法实现各种仪器设备的使用时间计量。
技术实现思路
本专利技术针对现有技术的不足，提供了一种大型仪器使用机时采集控制器。本专利技术包括电源电路、时钟电路、继电器外部控制电路、电流采集电路、存储器电路、通信模块电路、复位电路、串口电路、JTAG下载电路和主控电路。所述的电源电路包括一级电源转换芯片U1，二级电源转换芯片U2，自恢复保险丝Fl, 2针的电源接插件Pl，三个电解电容Cl、C2、C3，四个瓷片电容C4、C5、C6、C7，肖特基二极管D1，发光二极管D2，两个电感L1、L2，电阻Rl ;—级电源转换芯片Ul的I脚为输入端，I脚分别与自恢复保险丝Fl的一端和电解电容Cl的正极连接，自恢复保险丝Fl的另一端与电源接插件Pl的2脚连接，电源接插件Pl的I脚接地；一级电源转换芯片Ul的4脚为5V电压输出端，一级电源转换芯片Ul的2脚分别与肖特基二极管Dl的负极和电感LI的一端连接，电感LI的另一端分别与电解电容C2的正极、一级电源转换芯片Ul的4脚和二级电源转换芯片U2的3脚连接，一级电源转换芯片Ul的3脚和5脚、电解电容C4的负极、肖特基二极管Dl的正极、电解电容C2的负极接地；二级电源转换芯片U2的3脚与瓷片电容C4的一端连接，二级电源转换芯片U2的2脚为3.3V电压输出端，二级电源转换芯片U2的2脚为3.3V电压输出端,分别与瓷片电容C5的一端、电解电容C3的正极、电阻Rl的一端和电感L2的一端连接；电感L2的另一端分别与瓷片电容C6、C7的一端连接；电阻Rl的另一端与发光二极管D2的正极连接；二级电源转换芯片U2的I脚、瓷片电容C4、C5、C6、C7的另一端、电解电容C3的负极、发光二极管D2的负极接地。所述时钟电路包括时钟芯片U3，晶振Y1，四个瓷片电容C8、C9、C10、C11，三个电阻R2、R3和R4，纽扣电池BTl ；晶振Yl的一端分别与瓷片电容C8的一端和时钟芯片U3的I脚连接，晶振Yl的另一端分别与瓷片电容C9的一端和时钟芯片U3的2脚连接，瓷片电容C8、C9的另一端接地，时钟芯片U3的3脚与瓷片电容ClO的一端和纽扣电池BTl的正极连接，瓷片电容ClO的另一端和纽扣电池BTl的负极接地；时钟芯片U3的5脚与电阻R4的一端连接，6脚与电阻R3的一端连接，7脚与电阻R2的一端连接；电阻R2、R3、R4的另一端、时钟芯片U3的8脚、瓷片电容Cll的一端与所述电源电路的3.3V电压输出端连接，瓷片电容Cll的另一端和时钟芯片U3的4脚接地。所述的继电器外部控制电路包括两个继电器K1、K2，两个NPN型三极管Ql、Q2，两个3针的接插件Ρ2、Ρ3，两个整流二极管D3、D4，四个电阻R5、R6、R7、R8 ；ΝΡΝ型三极管Ql的集电极分别与电阻R5的一端和继电器Kl的I脚连接，继电器Kl的5脚、电阻R5的另一端与所述电源电路的5V电压输出端连接，继电器Kl的4脚与接插件Ρ2的I脚连接，继电器Kl的3脚与接插件Ρ2的2脚连接，继电器Kl的2脚分别与接插件Ρ2的3脚和整流二极管D3的负极连接，整流二极管D3的正极与电阻R6的一端连接，NPN型三极管Ql的发射极、电阻R6的另一端接地；ΝΡΝ型三极管Q2的集电极分别与电阻R7的一端和继电器Κ2的I脚连接，继电器Κ2的5脚、电阻R7的另一端与所述电源电路的5V电压输出端连接，继电器Κ2的4脚与接插件Ρ3的I脚连接，继电器Κ2的3脚与接插件Ρ3的2脚连接，继电器Κ2的2脚分别与接插件Ρ3的3脚和整流二极管D4的负极连接，整流二极管D4的正极与电阻R8的一端连接，NPN型三极管Q2的发射极、电阻R8的另一端接地。所述的电流采集电路包括六个电阻R9、R10、R11、R12、R13、R14，两个瞬态抑制二极管D5、D6，两个瓷片电容C12、C13，两个电解电容C14、C15，两个3针的接插件P4和P5 ;其中接插件P4的I脚为24V电压输入端，接插件P4的3脚分别与电阻R9的一端、瞬态抑制二极管D5的负极和电阻RlO的一端连接；电阻RlO的另一端分别与电阻Rll的一端、瓷片电容C12的一端和电解电容C14的正极；接插件P4的2脚、电阻R9的另一端、瞬态抑制二极管D5的正极、电阻Rll的另一端、瓷片电容C12的另一端和电解电容C14的负极接地；接插件P5的I脚为24V电压输入端，接插件P5的3脚分别与电阻R12的一端、瞬态抑制二极管D6的负极和电阻R13的一端连接；电阻R13的另一端分别与电阻R14的一端、瓷片电容C13的一端和电解电容C15的正极连接；接插件P5的2脚、电阻R12的另一端、瞬态抑制二极管D6的正极、电阻R14的另一端、瓷片电容C13的另一端和电解电容C15的负极接地。所述的存储器电路包括存储器芯片U4，两个电阻R15、R16，瓷片电容C16 ;存储器芯片U4的5脚与电阻R15的一端连接，存储器芯片U4的6脚与电阻R16的一端连接，电阻R15、电阻R16的另一端、存储器芯片U4的8脚与所述电源电路的3.3V电压输出端连接，存储器芯片U4的8脚与瓷片电容C16的一端连接，存储器芯片U4的I脚、2脚、3脚、4脚、7脚和瓷片电容C16的另一端接地。所述的通信模块电路包括通信模块主芯片U5，两个12针的网络接插件P6、P7，发光二极管 D7，九个电阻 R17、R18、R19、R20、R21、R22、R23、R24、R25，三个瓷片电容 C17、C18、C19 ;通信模块主芯片U5的I脚、28脚与所述电源电路的5V电压输出端连接，通信模块主芯片U5的2脚接地；通信模块主芯片U5的3脚与发光二极管D7的负极连接，发光二极管D7的正极与电阻R17的一端连接，电阻R17的另一端与所述电源电路的3.3V电压输出端连接；通信模块主芯片U5的5脚与网络接插件P7的10脚、11脚连接，通信模块主芯片U5的11脚、12脚分别与网络接插件P7的I脚、2脚连接，通信模块主芯片U5的13脚、14脚分别与网络接插件P6的3脚、6脚连接，通信模块主芯片U5的15脚、16脚分别与网络接插件P7的6脚、3脚连接，通信模块主芯片U5的17脚、18脚分别与本文档来自技高网...

【技术保护点】
大型仪器使用机时采集控制器，包括电源电路、时钟电路、继电器外部控制电路、电流采集电路、存储器电路、通信模块电路、复位电路、串口电路、JTAG下载电路和主控电路，其特征在于：所述的电源电路包括一级电源转换芯片U1，二级电源转换芯片U2，自恢复保险丝F1，2针的电源接插件P1，三个电解电容C1、C2、C3，四个瓷片电容C4、C5、C6、C7，肖特基二极管D1，发光二极管D2，两个电感L1、L2，电阻R1；一级电源转换芯片U1的1脚为输入端，1脚分别与自恢复保险丝F1的一端和电解电容C1的正极连接，自恢复保险丝F1的另一端与电源接插件P1的2脚连接，电源接插件P1的1脚接地；一级电源转换芯片U1的4脚为5V电压输出端，一级电源转换芯片U1的2脚分别与肖特基二极管D1的负极和电感L1的一端连接，电感L1的另一端分别与电解电容C2的正极、一级电源转换芯片U1的4脚和二级电源转换芯片U2的3脚连接，一级电源转换芯片U1的3脚和5脚、电解电容C4的负极、肖特基二极管D1的正极、电解电容C2的负极接地；二级电源转换芯片U2的3脚与瓷片电容C4的一端连接，二级电源转换芯片U2的2脚为3.3V电压输出端，二级电源转换芯片U2的2脚为3.3V电压输出端，分别与瓷片电容C5的一端、电解电容C3的正极、电阻R1的一端和电感L2的一端连接；电感L2的另一端分别与瓷片电容C6、C7的一端连接；电阻R1的另一端与发光二极管D2的正极连接；二级电源转换芯片U2的1脚、瓷片电容C4、C5、C6、C7的另一端、电解电容C3的负极、发光二极管D2的负极接地；所述时钟电路包括时钟芯片U3，晶振Y1，四个瓷片电容C8、C9、C10、C11，三个电阻R2、R3和R4，纽扣电池BT1；晶振Y1的一端分别与瓷片电容C8的一端和时钟芯片U3的1脚连接，晶振Y1的另一端分别与瓷片电容C9的一端和时钟芯片U3的2脚连接，瓷片电容C8、C9的另一端接地，时钟芯片U3的3脚与瓷片电容C10的一端和纽扣电池BT1的正极连接，瓷片电容C10的另一端和纽扣电池BT1的负极接地；时钟芯片U3的5脚与电阻R4的一端连接，6脚与电阻R3的一端连接，7脚与电阻R2的一端连接；电阻R2、R3、R4的另一端、时钟芯片U3的8脚、瓷片电容C11的一端与所述电源电路的3.3V电压输出端连接，瓷片电容C11的另一端和时钟芯片U3的4脚接地；所述的继电器外部控制电路包括两个继电器K1、K2，两个NPN型三极管Q1、Q2，两个3针的接插件P2、P3，两个整流二极管D3、D4，四个电阻R5、R6、R7、R8；NPN型三极管Q1的集电极分别与电阻R5的一端和继电器K1的1脚连接，继电器K1的5脚、电阻R5的另一端与所述电源电路的5V电压输出端连接，继电器K1的4脚与接插件P2的1脚连接，继电器K1的3脚与接插件P2的2脚连接，继电器K1的2脚分别与接插件P2的3脚和整流二极管D3的负极连接，整流二极管D3的正极与电阻R6的一端连接，NPN型三极管Q1的发射极、电阻R6的另一端接地；NPN型三极管Q2的集电极分别与电阻R7的一端和继电器K2的1脚连接，继电器K2的5脚、电阻R7的另一端与所述电源电路的5V电压输出端连接，继电器K2的4脚与接插件P3的1脚连接，继电器K2的3脚与接插件P3的2脚连接，继电器K2的2脚分别与接插件P3的3脚和整流二极管D4的负极连接，整流二极管D4的正极与电阻R8的一端连接，NPN型三极管Q2的发射极、电阻R8的另一端接地；所述的电流采集电路包括六个电阻R9、R10、R11、R12、R13、R14，两个瞬态抑制二极管D5、D6，两个瓷片电容C12、C13，两个电解电容C14、C15，两个3针的接插件P4和P5；其中接插件P4的1脚为24V电压输入端，接插件P4的3脚分别与电阻R9的一端、瞬态抑制二极管D5的负极和电阻R10的一端连接；电阻R10的另一端分别与电阻R11的一端、瓷片电容C12的一端和电解电容C14的正极；接插件P4的2脚、电阻R9的另一端、瞬态抑制二极管D5的正极、电阻R11的另一端、瓷片电容C12的另一端和电解电容C14的负极接地；接插件P5的1脚为24V电压输入端，接插件P5的3脚分别与电阻R12的一端、瞬态抑制二极管D6的负极和电阻R13的一端连接；电阻R13的另一端分别与电阻R14的一端、瓷片电容C13的一端和电解电容C15的正极连接；接插件P5的2脚、电阻R12的另一端、瞬态抑制二极管D6的正极、电阻R14的另一端、瓷片电容C13的另一端和电解电容C15的负极接地；所述的存储器电路包括存储器芯片U4，两个电阻R15、R16，瓷片电容C16；存储器芯片U4的5脚与电阻R15的一端连接，存储器芯片U4的6脚与电阻R16的一端连接，电阻R15、电阻R16的另一端、存储器芯...

【技术特征摘要】
1.大型仪器使用机时采集控制器，包括电源电路、时钟电路、继电器外部控制电路、电流采集电路、存储器电路、通信模块电路、复位电路、串口电路、JTAG下载电路和主控电路，其特征在于: 所述的电源电路包括一级电源转换芯片U1，二级电源转换芯片U2，自恢复保险丝Fl，2针的电源接插件Pl，三个电解电容Cl、C2、C3，四个瓷片电容C4、C5、C6、C7，肖特基二极管D1，发光二极管D2，两个电感L1、L2，电阻Rl ;—级电源转换芯片Ul的I脚为输入端，I脚分别与自恢复保险丝Fl的一端和电解电容Cl的正极连接，自恢复保险丝Fl的另一端与电源接插件Pl的2脚连接，电源接插件Pl的I脚接地；一级电源转换芯片Ul的4脚为5V电压输出端，一级电源转换芯片Ul的2脚分别与肖特基二极管Dl的负极和电感LI的一端连接，电感LI的另一端分别与电解电容C2的正极、一级电源转换芯片Ul的4脚和二级电源转换芯片U2的3脚连接，一级电源转换芯片Ul的3脚和5脚、电解电容C4的负极、肖特基二极管Dl的正极、电解电容C2的负极接地；二级电源转换芯片U2的3脚与瓷片电容C4的一端连接，二级电源转换芯片U2的2脚为3.3V电压输出端，二级电源转换芯片U2的2脚为3.3V电压输出端,分别与瓷片电容C5的一端、电解电容C3的正极、电阻Rl的一端和电感L2的一端连接；电感L2的另一端分别与瓷片电容C6、C7的一端连接；电阻Rl的另一端与发光二极管D2的正极连接 ；二级电源转换芯片U2的I脚、瓷片电容C4、C5、C6、C7的另一端、电解电容C3的负极、发光二极管D2的负极接地； 所述时钟电路包括时钟芯片仍，晶振￥1，四个瓷片电容08、09、(:10、(:11，三个电阻1?2、R3和R4，纽扣电池BTl ;晶振Yl的一端分别与瓷片电容C8的一端和时钟芯片U3的I脚连接，晶振Yl的另一端分别与瓷片电容C9的一端和时钟芯片U3的2脚连接，瓷片电容C8、C9的另一端接地，时钟芯片U3的3脚与瓷片电容ClO的一端和纽扣电池BTl的正极连接，瓷片电容ClO的另一端和纽扣电池BTl的负极接地；时钟芯片U3的5脚与电阻R4的一端连接，6脚与电阻R3的一端连接，7脚与电阻R2的一端连接；电阻R2、R3、R4的另一端、时钟芯片U3的8脚、瓷片电容Cll的一端与所述电源电路的3.3V电压输出端连接，瓷片电容Cll的另一端和时钟芯片U3的4脚接地； 所述的继电器外部控制电路包括两个继电器K1、K2，两个NPN型三极管Ql、Q2，两个3针的接插件P2、P3，两个整流二极管03、04，四个电阻1?5、1?6、1?7、1?8 ;NPN型三极管Ql的集电极分别与电阻R5的一端和继电器Kl的I脚连接，继电器Kl的5脚、电阻R5的另一端与所述电源电路的5V电压输出端连接，继电器Kl的4脚与接插件P2的I脚连接，继电器Kl的3脚与接插件P2的2脚连接，继电器Kl的2脚分别与接插件P2的3脚和整流二极管D3的负极连接，整流二极管D3的正极与电阻R6的一端连接，NPN型三极管Ql的发射极、电阻R6的另一端接地；NPN型三极管Q2的集电极分别与电阻R7的一端和继电器K2的I脚连接，继电器K2的5脚、电阻R7的另一端与所述电源电路的5V电压输出端连接，继电器K2的4脚与接插件P3的I脚连接，继电器K2的3脚与接插件P3的2脚连接，继电器K2的2脚分别与接插件P3的3脚和整流二极管D4的负极连接，整流二极管D4的正极与电阻R8的一端连接，NPN型三极管Q2的发射极、电阻R8的另一端接地； 所述的电流采集电路包括六个电阻R9、RIO、R11、R12、R13、R14，两个瞬态抑制二极管D5、D6，两个瓷片电容C12、C13，两个电解电容C14、C15，两个3针的接插件P4和P5 ;其中接插件P4的I脚为24V电压输入端，接插件P4的3脚分别与电阻R9的一端、瞬态抑制二极管D5的负极和电阻RlO的一端连接；电阻RlO的另一端分别与电阻Rll的一端、瓷片电容C12的一端和电解电容C14的正极；接插件P4的2脚、电阻R9的另一端、瞬态抑制二极管D5的正极、电阻Rll的另一端、瓷片电容C12的另一端和电解电容C14的负极接地；接插件P5的I脚为24V电压输入端，接插件P5的3脚分别与电阻R12的一端、瞬态抑制二极管D6的负极和电阻R13的一端连接；电阻R13的另一端分别与电阻R14的一端、瓷片电容C13的一端和电解电容C15的正极连接；接插件P5的2脚、电阻R12的另一端、瞬态抑制二极管D6的正极、电阻R14的另一端、瓷片电容C13的另一端和电解电容C15的负极接地； 所述的存储器电路包括存储器芯片U4，两个电阻R15、R16，瓷片电容C16 ;存储器芯片U4的5脚与电阻R15的一端连接，存储器芯片U4的6脚与电阻R16的一端连接，电阻R15、电阻R16的另一端、存储器芯片U4的8脚与所述电源电路的3.3V电压输出端连接，存储器芯片U4的8脚与瓷片电容C16的一端连接，存储器芯片U4的I脚、2脚、3脚、4脚、7脚和瓷片电容C16的另一端接地； 所述的通信模块电路包括通信模块主芯片U5，两个12针的网络接插件P6、P7，发光二极管 D7，九个电阻 R17、R18、R19、R20、R21、R22、R23、R24、R25，三个瓷片电容 C17、C18、C19 ；通信模块主芯片U5的I脚、28脚与所述电源电路的5V电压输出端连接，通信模块主芯片U5的2脚接地；通信模块主芯片U5的3脚与发光二极管D7的负极连接，发光二极管D7的正极与电阻Rl7的一端连接，电阻Rl7的另一端与所述电源电路的3.3V电压输出端连接；通信模块主芯片U5的5脚与网络接插件P7的10脚、11脚连接，通信模块主芯片U5的11脚、12脚分别与网络接插件P7的I脚、2脚连接，通信模块主芯片U5的13脚、14脚分别与网络接插件P6的3脚、6脚连接，通信模块主芯片U5的15脚、16脚分别与网络接插件P7的6脚、3脚连接， 通信模块主芯片U5的17脚、18脚分别与网络接插件P6的2脚、I脚连接，通信模块主芯片U5的23脚与网络接插件P6的10脚、11脚连接，通信模块主芯片U5的27脚为1.8V电压输出端，通信模块主芯片U5的27脚与瓷片电容C17的一端连接，瓷片电容C17的另一端接地；网络接插件P...

【专利技术属性】
技术研发人员：张美燕，周莉萍，罗云霞，郑晓丹，
申请(专利权)人：浙江水利水电学院，
类型：发明
国别省市：浙江;33