控制非易失性存储器通道的系统及方法技术方案

本公开涉及使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制。系统包含控制处理器、非易失性存储器设备接口和微定序器。控制处理器可以配置为通过命令接口接收命令和发送响应。非易失性存储器设备接口可以配置为将系统耦接至一个或多个非易失性存储器设备。微定序器一般耦接至（i）控制处理器和（ii）非易失性存储器设备接口。微定序器包含可由微定序器读出并可由控制处理器写入的控制存储设备。响应于接收一个特定命令，控制处理器能够使微定序器根据特定命令在控制存储设备中的位置开始执行，微定序器能够根据耦接至非易失性存储器设备接口的一个或多个非易失性存储器设备的协议，执行特定命令的至少一部分。

【技术实现步骤摘要】
使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制
本专利技术一般涉及存储器系统，更具体而言，涉及用于实现使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制的方法和/或装置。
技术介绍
常规的非易失性存储器控制系统尝试使用多个不同的协议来给予可以由系统使用的设备的范围灵活性。支持多个不同协议涉及用于每个预想类型的接口、以及用于每个要求的接口命令类型的专用的控制逻辑。依赖于用于每个接口协议的专用的控制逻辑不是非常灵活的方案，对于新的或者略改变的接口协议的版本需要昂贵的逻辑的重新设计。或者，中央处理单元(CPU)可以被用于允许非易失性存储器接口的一定灵活性的低级控制。然而，这对CPU施加了较高负担，因此导致有限的性能。理想的是实现使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制。
技术实现思路
本专利技术涉及的系统包含控制处理器、非易失性存储器设备接口和微定序器。控制处理器可以配置为通过命令接口接收命令以及发送响应。非易失性存储器设备接口可以配置为将系统耦接至一个或多个非易失性存储器设备。微定序器一般耦接至(i)控制处理器和本文档来自技高网...

【技术保护点】
一种系统，包括：控制处理器，配置为通过命令接口接收命令和发送响应；非易失性存储器设备接口，配置为将所述系统耦接至一个或多个非易失性存储器设备；以及微定序器，耦接至（i）所述控制处理器和（ii）所述非易失性存储器设备接口，所述微定序器包括可由所述微定序器读出并可由所述控制处理器写入的控制存储设备，其中，响应于接收所述命令中的特定命令，所述控制处理器能够使所述微定序器根据所述特定命令在所述控制存储设备中的位置开始执行，并且所述微定序器能够根据耦接至所述非易失性存储器设备接口的所述一个或多个非易失性存储器设备的协议，执行所述特定命令的至少一部分。

【技术特征摘要】
2013.02.15 US 13/768,2151.一种系统，包括: 控制处理器，配置为通过命令接口接收命令和发送响应； 非易失性存储器设备接口，配置为将所述系统耦接至一个或多个非易失性存储器设备；以及 微定序器，耦接至(1)所述控制处理器和(ii )所述非易失性存储器设备接口，所述微定序器包括可由所述微定序器读出并可由所述控制处理器写入的控制存储设备，其中，响应于接收所述命令中的特定命令， 所述控制处理器能够使所述微定序器根据所述特定命令在所述控制存储设备中的位置开始执行，并且 所述微定序器能够根据耦接至所述非易失性存储器设备接口的所述一个或多个非易失性存储器设备的协议，执行所述特定命令的至少一部分。2.如权利要求1所述的系统，其中，所述非易失性存储器设备接口包括多个数据I/O弓丨脚和多个控制I/O引脚。3.如权利要求2所述的系统，其中，所述微定序器能够改变所述控制I/O引脚和所述数据I/o引脚的状态，以根据所述协议执行所述特定命令。4.如权利要求1所述的系统，其中，所述控制存储设备被所述控制处理器编程为执行与附接到所述非易失性存储器设备接口的所述一个或多个非易失性存储器设备关联的一个或多个协议。5.如权利要求4所述的系统，其中所述控制处理器进一步配置为: 初始使能所述控制处理器将所述控制存储设备编程为执行与多个类型的非易失性存储器设备兼容的低速协议；以及 随后使能所述控制处理器将所述控制存储设备编程为执行与所述一个或多个非易失性存储器设备兼容的更高速协议。6.如权利要求1所述的系统，还包括: 输出数据接口，通过所述微定序器耦接至所...

【专利技术属性】
技术研发人员：C·布瑞维尔，E·T·科辰，
申请(专利权)人：LSI公司，
类型：发明
国别省市：美国;US