控制非易失性存储器通道的系统及方法技术方案

本公开涉及使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制。系统包含控制处理器、非易失性存储器设备接口和微定序器。控制处理器可以配置为通过命令接口接收命令和发送响应。非易失性存储器设备接口可以配置为将系统耦接至一个或多个非易失性存储器设备。微定序器一般耦接至（i）控制处理器和（ii）非易失性存储器设备接口。微定序器包含可由微定序器读出并可由控制处理器写入的控制存储设备。响应于接收一个特定命令，控制处理器能够使微定序器根据特定命令在控制存储设备中的位置开始执行，微定序器能够根据耦接至非易失性存储器设备接口的一个或多个非易失性存储器设备的协议，执行特定命令的至少一部分。

【技术实现步骤摘要】
使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制
本专利技术一般涉及存储器系统，更具体而言，涉及用于实现使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制的方法和/或装置。
技术介绍
常规的非易失性存储器控制系统尝试使用多个不同的协议来给予可以由系统使用的设备的范围灵活性。支持多个不同协议涉及用于每个预想类型的接口、以及用于每个要求的接口命令类型的专用的控制逻辑。依赖于用于每个接口协议的专用的控制逻辑不是非常灵活的方案，对于新的或者略改变的接口协议的版本需要昂贵的逻辑的重新设计。或者，中央处理单元(CPU)可以被用于允许非易失性存储器接口的一定灵活性的低级控制。然而，这对CPU施加了较高负担，因此导致有限的性能。理想的是实现使用与低级可编程定序器结合的通用可编程处理器的非易失性存储器通道控制。
技术实现思路
本专利技术涉及的系统包含控制处理器、非易失性存储器设备接口和微定序器。控制处理器可以配置为通过命令接口接收命令以及发送响应。非易失性存储器设备接口可以配置为将系统耦接至一个或多个非易失性存储器设备。微定序器一般耦接至(i)控制处理器和(ii)非易失性存储器设备接口。微定序器包含可由微定序器读出并可由控制处理器写入的控制存储设备。响应于接收一个特定命令，控制处理器能够使微定序器根据特定命令在控制存储设备中的位置开始执行，微定序器能够根据耦接至非易失性存储器设备接口的一个或多个非易失性存储器设备的协议，执行特定命令的至少一部分。本专利技术包括的一个方面涉及一种系统，包括控制处理器、非易失性存储器设备接口和微定序器。控制处理器配置为通过命令接口接收命令和发送响应。非易失性存储器设备接口配置为将系统耦接至一个或多个非易失性存储器设备。微定序器耦接至(i )控制处理器和(i i )非易失性存储器设备接口。微定序器包括可由微定序器读出并可由控制处理器写入的控制存储设备。响应于接收命令中的特定命令，控制处理器能够使微定序器根据特定命令在控制存储设备中的位置开始执行，并且微定序器能够根据耦接至非易失性存储器设备接口的一个或多个非易失性存储器设备的协议，执行特定命令的至少一部分。在上述方面的系统的一些实施方式中，非易失性存储器设备接口包括多个数据I/O引脚和多个控制I/O引脚。在实现控制I/O引脚和数据I/O引脚的一些实施方式中，微定序器能够改变控制I/o引脚和数据I/O引脚的状态，以根据协议执行特定命令。在上述方面的系统的一些实施方式中，控制存储设备被控制处理器编程为执行与附接到非易失性存储器设备接口的一个或多个非易失性存储器设备关联的一个或多个协议。在一些实施方式中，控制处理器进一步配置为:初始使能控制处理器将控制存储设备编程为执行与多个类型的非易失性存储器设备兼容的低速协议；以及随后使能控制处理器将控制存储设备编程为执行与一个或多个非易失性存储器设备兼容的更高速协议。在一些实施方式中，上述方面的系统还包括输出数据接口和输入数据接口。输出数据接口通过微定序器耦接至非易失性存储器设备接口，输出数据接口包括输出数据缓冲，输出数据缓冲能够接收要发送至非易失性存储器设备接口的数据。输入数据接口通过微定序器耦接至非易失性存储器设备接口，输入数据接口包括输入数据缓冲，输入数据缓冲能够接收从非易失性存储器设备接口接收的数据。在一些实施方式中，微定序器进一步能够(i)检测输入数据缓冲的满状态(fullcondition),以及(ii)响应于检测满状态，跳至控制存储设备中的确定的位置。在一些实施方式中，上述方面的系统是固态驱动器SSD设备的一部分。在一些实施方式中，上述方面的系统实现为一个或多个集成电路。本专利技术还包括的一个方面涉及一种控制非易失性存储器通道的方法，包括如下步骤:(i)通过耦接至控制处理器的命令接口，接收命令和发送响应；以及(ii)使用耦接至控制处理器的微定序器，开始执行在控制存储设备中的位置处的指令，其中，位置由控制处理器根据接收的命令中的特定命令确定，其中，微定序器根据通过非易失性存储器设备接口耦接至微定序器的一个或多个非易失性存储器设备的协议，执行特定命令的至少一部分。在一些实施方式中，上述方面的方法还包括:使用控制处理器将控制存储设备编程为执行与附接到非易失性存储器设备接口的一个或多个非易失性存储器设备关联的一个或多个协议。在一些实施方式中，上述方面的方法还包括:初始使能控制处理器将控制存储设备编程为执行与多个类型的非易失性存储器设备兼容的低速协议；以及随后使能控制处理器将控制存储设备编程为执行与一个或多个非易失性存储器设备兼容的更高速协议。【附图说明】本专利技术的实施例可以从下面的【具体实施方式】、所附的权利要求和附图得知，其中:图1是示出依据本专利技术的实施例的非易失性存储器控制系统的图；图2是示出依据本专利技术的实施例的接口管理处理器的图；图3是示出图2的输出数据缓冲的示例实施方式的图；图4是示出图2的输入数据缓冲的示例实施方式的图；图5是示出图2的控制单元的示例实施方式的图；图6是示出图2的低级(low-level)非易失性存储器接口的示例实施方式的图；图7是示出图6的低级非易失性存储器接口定序器单元的示例实施方式的图；图8是示出图6的DQ捕获块的示例实施方式的图；图9是示出图8的DQ捕获近垫逻辑(Near pad logic,NFL)块的示例实施方式的图；图10是示出图8的DLL块的示例实施方式；图11是示出输出接口近垫逻辑块的示例实施方式的图；图12是示出依据本专利技术的实施例的具有多个通道的非易失性存储器控制系统的 图。【具体实施方式】本专利技术的实施例包含用于使用与低级可编程定序器结合的通用可编程处理器来实现非易失性存储器(例如闪存等)通道控制的方法和/或装置。本专利技术的实施例可以(i)耦接通用中央处理单元(CPU)用于高级控制，并与可编程微定序器调度用于非易失性存储器接口的低级控制；(ii)以由序列编程定义的方式，使用微定序器来提供由非易失性存储器接口的时钟周期控制的时钟周期；(iii)能使微定序器被编程为处理任何计划的非易失性存储器接口 ；(iv)允许还没有预想到的将来的非易失性存储器接口的编程；(V)使用微定序器来提供指令，控制非易失性存储器引脚输出，控制数据输出和数据捕获，配置接口操作模式，和/或循环经由定义的序列达配置的次数(没有招致管线延迟);(vi )使用微定序器提供能力来以可配置的方式处理数据饥饿以及数据回压情况；(vii)实现CPU与微定序器之间的共享的存储器来允许序列参数传递，以及微序列控制代码容易更改；(viii)仅当序列完成或者遇到错误情况时，向微定序器传递请求来执行序列，并从微定序器产生响应；和/或(ix)释放CPU以执行更高级调度、管理和决策。参考图1，示出的图例示依据本专利技术的实施例的非易失性存储器控制系统100。在一些实施例中，非易失性存储器控制系统100包括块101和块103。块101可以实现存储器通道控制器，还被称为接口管理处理器αΜΡ)。块103可以实现控制器主机。控制器101可以配置为控制一个或多个个体非易失性存储器通道。在一些实施例中，可以实现控制器101的多个实例以控制多个非易失性存储器通道。控制器101具有配置为接收命本文档来自技高网...

【技术保护点】
一种系统，包括：控制处理器，配置为通过命令接口接收命令和发送响应；非易失性存储器设备接口，配置为将所述系统耦接至一个或多个非易失性存储器设备；以及微定序器，耦接至（i）所述控制处理器和（ii）所述非易失性存储器设备接口，所述微定序器包括可由所述微定序器读出并可由所述控制处理器写入的控制存储设备，其中，响应于接收所述命令中的特定命令，所述控制处理器能够使所述微定序器根据所述特定命令在所述控制存储设备中的位置开始执行，并且所述微定序器能够根据耦接至所述非易失性存储器设备接口的所述一个或多个非易失性存储器设备的协议，执行所述特定命令的至少一部分。

【技术特征摘要】
2013.02.15 US 13/768,2151.一种系统，包括: 控制处理器，配置为通过命令接口接收命令和发送响应； 非易失性存储器设备接口，配置为将所述系统耦接至一个或多个非易失性存储器设备；以及 微定序器，耦接至(1)所述控制处理器和(ii )所述非易失性存储器设备接口，所述微定序器包括可由所述微定序器读出并可由所述控制处理器写入的控制存储设备，其中，响应于接收所述命令中的特定命令， 所述控制处理器能够使所述微定序器根据所述特定命令在所述控制存储设备中的位置开始执行，并且 所述微定序器能够根据耦接至所述非易失性存储器设备接口的所述一个或多个非易失性存储器设备的协议，执行所述特定命令的至少一部分。2.如权利要求1所述的系统，其中，所述非易失性存储器设备接口包括多个数据I/O弓丨脚和多个控制I/O引脚。3.如权利要求2所述的系统，其中，所述微定序器能够改变所述控制I/O引脚和所述数据I/o引脚的状态，以根据所述协议执行所述特定命令。4.如权利要求1所述的系统，其中，所述控制存储设备被所述控制处理器编程为执行与附接到所述非易失性存储器设备接口的所述一个或多个非易失性存储器设备关联的一个或多个协议。5.如权利要求4所述的系统，其中所述控制处理器进一步配置为: 初始使能所述控制处理器将所述控制存储设备编程为执行与多个类型的非易失性存储器设备兼容的低速协议；以及 随后使能所述控制处理器将所述控制存储设备编程为执行与所述一个或多个非易失性存储器设备兼容的更高速协议。6.如权利要求1所述的系统，还包括: 输出数据接口，通过所述微定序器耦接至所...

【专利技术属性】
技术研发人员：C·布瑞维尔，E·T·科辰，
申请(专利权)人：LSI公司，
类型：发明
国别省市：美国;US