电压发生器、开关和数据转换器电路制造技术

一种数据转换器可以包括电阻器网络、连接至所述电阻器网络并且具有多个开关电路(每个具有NMOS和PMOS开关晶体管)的开关网络、以及产生用于驱动所述开关电路中的至少一个的所述NMOS或PMOS开关晶体管中的至少一个的栅极的驱动电压的电压发生器。所述电压发生器可以包括第一对晶体管和第二对晶体管，每对晶体管具有连接的控制端子并且被连接至第二NMOS或PMOS晶体管、第一或第二电阻器、以及另一对晶体管。所述第一和第二电阻器可以具有基本上相等的电阻值。所述第二NMOS晶体管的宽-长比与所述第二PMOS晶体管的宽-长比的比率可以基本上等于所述开关电路NMOS晶体管与所述开关电路PMOS晶体管的此类比率。

【技术实现步骤摘要】
电压发生器、开关和数据转换器电路专利技术背景开关网络经常用于诸如数字模拟转换器和模拟数字转换器的数据转换器以基于数字字的单个位值选择性地连接转换器内的电阻器、电流和电压。在通常情况下，单极双掷开关基于给定的位值将电阻器的一个端子连接至两个不同的电压中的任一个，诸如参考电压和接地端。单极双掷开关通常使用一对互补的MOS晶体管(其包括NMOS和PMOS晶体管)而实施，其中源极和漏极连接至电阻器端子和电压，并且栅极连接至来源于对应的数字位的一对互补的控制信号。这些结构的一个问题是，为了保持转换器的线性和其它性能度量标准，互补MOS开关晶体管的每个当被激活以将电阻器连接至相应的电压时通常应呈现从源极至漏极的相同的“导通”电阻。然而，在对称地类似条件下，NMOS和PMOS晶体管在驱动时经常固有地呈现不同的导通电阻。迫使NMOS和PMOS开关晶体管呈现相同的导通电阻的现有的努力已导致了相对占地面积大且低效的电路。因此，存在对占地面积小且高效的电路的需要，以使这些开关晶体管间的导通电阻基本相等或替代地置入相对于彼此的预定的关系的方式在数据转换器和其它电路中驱动互补的MOS开关晶体管。【附图说明】图1为描绘数字模拟转换器的电阻器和开关网络的实施方案的电路示意图。图2为描绘开关网络的开关电路的实施方案的电路示意图。图3为描绘开关电路的控制和驱动信号的实施方案的信号图。图4为描绘产生用于开关电路的驱动电压的电压发生器的实施方案的电路示意图。图5A和图5B为描绘电压发生器的分支电路的基极连接的双极型晶体管对的实施方案的电路不意图。图6为描绘电压发生器的另一实施方案的电路示意图。图7为描绘电压发生器的又一实施方案的电路示意图。图8为描绘电阻器网络的另一实施方案的电路示意图。图9为描绘驱动器电路的实施方案的电路示意图。【具体实施方式】数据转换器的实施方案包括电阻器网络、连接至电阻器网络的开关网络以及在输出端子产生用于驱动开关网络的开关电路的开关晶体管的驱动电压的电压发生器。每个开关电路可以包括=NMOS和PMOS开关晶体管，其连接至电阻器网络的对应的电阻器；和驱动器电路以接收和将NMOS或PMOS开关晶体管中的至少一个驱动至所产生的驱动电压。电压发生器可以包括第一和第二分支电路，其中每个包括在其控制端子连接并且连接至电阻器和第二 NMOS或PMOS晶体管的一对晶体管。电压发生器可以在第二 NMOS或PMOS晶体管中的至少一个的栅极产生输出电压，其具有在由开关电路NMOS和PMOS晶体管面临的基本上相同的操作条件下在第二 NMOS和PMOS晶体管中产生基本上相等的导通电阻的值，由此当使用所产生的驱动电压驱动时在开关电路NMOS和PMOS晶体管中产生基本上相等的导通电阻。图1描绘数字模拟转换器(DAC) 20的电阻器和开关网络22、24的实施方案。DAC20接收具有多个位DO…DN的数字输入，并且产生对应于数字输入的按比率调整至所选择的参考电压VREF的模拟表示的模拟输出V0UT。所描绘的电阻器网络22包括R-2R梯形电阻器，其具有有第一电阻值的多个第一电阻器26与有第二电阻值的多个第二电阻器28互连。第二电阻值的幅度基本上等于第一电阻值的两倍。电阻器网络22具有连接至参考电压VREF的第一节点、作为输出端子连接以传送模拟输出电压VOUT的第二节点以及连接至开关网络24的开关SO…SN的多个节点。所描绘的开关网络24包括多个开关电路36-0…36-N，其中每个包括在公共端子处的电阻器网络22的电阻器28与第二端子对处的参考电压VREF和接地端GND之间连接的单极双掷开关SO…SN。每个开关SO…SN基于对应的数字位D0...DN的值将对应的电阻器端子电连接至参考电压VREF或接地端GND。图2描绘可以用于实施开关网络24的开关电路36-1…36-N的开关电路36的实施方案。开关电路36包括一对MOS晶体管N1、Pl以及一对驱动器电路38-1、38-2。该对MOS晶体管包括NMOS晶体管NI和PMOS晶体管Pl，该NMOS晶体管具有连接至对应的电阻器28和接地端GND的漏极和源极，以及连接至第一驱动器电路38-1并且从第一驱动器电路38-1接收第一驱动信号VDRN的栅极；PM0S晶体管Pl具有连接至电阻器28和参考电压VREFl的漏极和源极，以及连接至第二驱动器电路38-2并且从第二驱动器电路38-2接收第二驱动信号VDRP的栅极。驱动器电路38-1、38-2的每个可以包括逆变器，该逆变器具有连接至并且接收表示对应的数字位D0...DN的控制信号VDi的输入端，以及连接至并且驱动NMOS晶体管NI或PMOS晶体管Pl的栅极的输出端。更具体地，第一驱动器电路38-1可以经由第一驱动信号VDRN将NMOS晶体管NI的栅极选择性地驱动至所产生的驱动电压VGN或接地端GND。第二驱动器电路38-2可以经由第二驱动信号VDRP将PMOS晶体管Pl的栅极选择性地驱动至较高电源电压VDD或接地端GND。在操作中，第一驱动器电路38-1和第二驱动器电路38-2每个产生对应的驱动信号VDRN、驱动信号VDRP以作为对应的数字位D0...DN的函数来选择性地启用和禁用NMOS晶体管NI和PMOS晶体管Pl。图3描绘所接收的数字控制信号VDi以及对应的所产生的驱动信号VDRN、VDRP的实施方案。在所描绘的图中，对于所接收的数字控制信号VDi的逻辑高值，第一驱动器电路38-1产生基本上等于或驱动NMOS晶体管的栅极朝向接地端GND的第一驱动信号值以禁用NMOS晶体管NI并且由此将电阻器28与接地端GND电断开。对于数字控制信号VDi的逻辑低值，第一驱动器电路38-1产生基本上等于或驱动NMOS晶体管NI的栅极朝向所产生的驱动电压VGN的第一驱动信号值以启用NMOS晶体管并且由此将电阻器28电连接至接地端GND。类似地，第二驱动器电路38-2产生基本上等于或驱动PMOS晶体管Pl的栅极朝向接地端GND或较高电源电压VDD的第二驱动信号值分别用于数字控制信号VDi的逻辑高值和低值以启用和禁用PMOS晶体管Pl并且由此电连接和电断开电阻器28与参考电压VREF。由此，对于数字控制信号VDi的任何给定的值，一个或另一个NMOS晶体管NI和PMOS晶体管Pl可以被启用，而另一个被禁用。当启用NMOS晶体管NI时，在其漏极与源极之间呈现导通电阻RN，并且由此呈现在电阻器28与接地端GND之间，导通电阻具有作为在该状态下驱动NMOS晶体管NI的栅极-源极电压VGSN的函数或RN = f (VGSN)的值。该栅极-源极电压可以基本上等于在所产生的驱动电压VGN和接地端GND之间的差或VGSN = VGN。类似地，当启用PMOS晶体管Pl时，在其源极与漏极之间呈现导通电阻RP，并且由此呈现在电阻器28与参考电压VREF之间，导通电阻具有作为在该状态下驱动PMOS晶体管Pl的栅极-源极电压VGSP的函数或RP = f (VGSP)的值。该栅极-源极电压可以基本上等于在接地端GND与参考电压VREF之间的差或VGSP= - VREF0为了使NMOS导通电阻RN基本上等于PMOS导通电阻RP，可以选择VGN和VREF中的一个或多个以得到RN=RP或RN = f (V本文档来自技高网...

【技术保护点】
一种数字模拟转换器电路，其包括：电阻器网络，其包括多个互连的电阻器；连接至所述电阻器网络的开关网络，所述开关网络包括多个开关电路，其中每个具有NMOS和PMOS开关晶体管；以及电压发生器，其在输出端子产生用于驱动所述开关电路中的至少一个的所述NMOS或PMOS开关晶体管中的至少一个的栅极的驱动电压，所述电压发生器包括：第一对晶体管，其具有连接的控制端子并且被连接至第二NMOS晶体管和第一电阻器；以及第二对晶体管，其具有连接的控制端子并且被连接至第二PMOS晶体管、第二电阻器和所述第一对晶体管。

【技术特征摘要】
2013.02.19 US 13/770,0641.一种数字模拟转换器电路，其包括: 电阻器网络，其包括多个互连的电阻器； 连接至所述电阻器网络的开关网络，所述开关网络包括多个开关电路，其中每个具有NMOS和PMOS开关晶体管；以及 电压发生器，其在输出端子产生用于驱动所述开关电路中的至少一个的所述NMOS或PMOS开关晶体管中的至少一个的栅极的驱动电压，所述电压发生器包括: 第一对晶体管，其具有连接的控制端子并且被连接至第二 NMOS晶体管和第一电阻器；以及 第二对晶体管，其具有连接的控制端子并且被连接至第二 PMOS晶体管、第二电阻器和所述第一对晶体管。2.根据权利要求1所述的数字模拟转换器电路，其中所述第一对晶体管为具有连接的基极的NPN双极型晶体管并且所述第二对晶体管为具有连接的基极的PNP双极型晶体管。3.根据权利要求1所述的数字模拟转换器电路，其中所述第一对晶体管为具有连接的栅极的NMOS晶体管并且所述第二对晶体管为具有连接的栅极的PMOS晶体管。4.根据权利要求1所述的数字模拟转换器电路，其中所述产生的驱动电压驱动所述NMOS或PMOS开关晶体管中的所述至少一个的所述栅极，使得当所述NMOS和PMOS开关晶体管的另一个具有由电源电压、参考电压或另一产生的驱动电压中的至少一个驱动的栅极时，所述NMOS或PMOS开关晶体管中的所述至少一个具有基本上等于所述NMOS和PMOS开关晶体管的另一个的导通电阻的导通电阻。5.根据权利要求1所述的数字模拟转换器电路，其中所述第二NMOS晶体管或第二PMOS晶体管中的一个的栅极连接至所述电压发生器的所述输出端子，并且所述产生的驱动电压为所述第二 NMOS晶体管或第二 PMOS晶体管中的一个的栅极-源极电压。6.根据权利要求5所述的数字模拟转换器电路，其中所述开关电路中的至少一个包括一对驱动器电路以将所述NMOS和PMOS开关晶体管驱动至所述产生的驱动电压和预定的第二驱动电压，所述第二 NMOS或PMOS晶体管的另一个的栅极连接至所述预定的第二驱动电压。7.根据权利要求1所述的数字模拟转换器电路，其中所述第一和第二电阻器具有基本上相等的电阻值。8.根据权利要求1所述的数字模拟转换器电路，其中所述第二NMOS晶体管的宽-长比与所述第二 PMOS晶体管的宽-长比的比率基本上等于所述开关电路NMOS晶体管的宽-长比与所述开关电路PMOS晶体管的宽-长比的比率。9.根据权利要求1所述的数字模拟转换器电路，其中所述第二NMOS晶体管的宽-长比与所述第二 PMOS晶体管的宽-长比的比率具有和所述开关电路NMOS晶体管的宽-长比与所述开关电路PMOS晶体管的宽-长比的比率的预定的关系。10.根据权利要求1所述的数字模拟转换器电路，其中所述电阻器网络包括第一部分或第二部分中的至少一个，所述第一部分包括R-2R梯形电阻器并且所述第二部分包括多个连接至公共节点的基本上等值的电阻器。11.一种电压发生器电路，其包括: 第一对晶体管，其具有连接的...

【专利技术属性】
技术研发人员：A·古塔，A·吉尔勒斯皮，R·迈克拉克兰，
申请(专利权)人：亚德诺半导体技术公司，
类型：发明
国别省市：百慕大群岛;BM