一种基于FPGA可重构的微机保护的开发平台制造技术

本发明专利技术公开了一种基于FPGA可重构的微机保护的开发平台，其特征在于，包括支持Microblaze软核的FPGA芯片、内存储器，以及分别通过AXI总线与FPGA芯片相连的外存储器、并行接口FRAM、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟、外置通讯接口、内置通讯接口和以太网接口；将逻辑译码和保护运算融合在一起，大大提高了工作效率。逻辑控制按功能单元封装成独立的IP核，IP核提供了简单的命令接口，使复杂的流程简单化，应用软件程序只需通过命令字即可完成对外设复杂的操作，简化了编程。将对速度和实时性要求高的功能单元用硬件描述语言实现，充分利用FPGA的并行运算按位访问的特点，达到保护平台的速度和实时要求。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种基于FPGA可重构的微机保护的开发平台，其特征在于，包括支持Microblaze软核的FPGA芯片、内存储器，以及分别通过AXI总线与FPGA芯片相连的外存储器、并行接口FRAM、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟、外置通讯接口、内置通讯接口和以太网接口；将逻辑译码和保护运算融合在一起，大大提高了工作效率。逻辑控制按功能单元封装成独立的IP核，IP核提供了简单的命令接口，使复杂的流程简单化，应用软件程序只需通过命令字即可完成对外设复杂的操作，简化了编程。将对速度和实时性要求高的功能单元用硬件描述语言实现，充分利用FPGA的并行运算按位访问的特点，达到保护平台的速度和实时要求。【专利说明】—种基于FPGA可重构的微机保护的开发平台
本专利技术涉及一种基于FPGA可重构的微机保护的开发平台。
技术介绍
微机保护是用微型计算机构成的继电保护，是电力系统继电保护的发展方向，它具有高可靠性，高选择性，高灵敏度，微机保护装置硬件包括以微处理器(单片机)为核心，配以输入、输出通道，人机接口和通讯接口等。广泛应用于电力、石化、矿山冶炼、铁路以及民用建筑等。传统的微机保护的开发平台采用定制CPU的实现方式，一旦CPU定型，其可用资源和端口也就相对固定了，同FPGA相比缺乏足够的灵活性和可扩展性。FPGA设计方法具有高度可继承性能，IP核一旦经过验证后便可重用，能大大缩短产品系列化的周期，提高产出效率。另外，传统的微机保护其采样控制模块直接将采样点传给保护模块，逻辑译码和算术运算分开进行，由系统应用软件进行傅氏计算，占用CPU运行时间；看门狗技术采用一个任务对应于一个看门狗芯片，同样占用CPU运行时间。系统工作效率低下。
技术实现思路
针对上述问题，本专利技术提供一种基于FPGA可重构的微机保护的开发平台，采用支持MICR0BLAZE软核的FPGA芯片构建新一代微机保护的开发平台，将逻辑译码和保护运算融合在一起，保护对逻辑资源的访问就像访问寄存器或内存那么简单，大大提高了工作效率。逻辑控制按功能单元封装成独立的IP核，IP核提供了简单的命令接口，使复杂的流程简单化，应用软件程序只需通过命令字即可完成对外设复杂的操作，简化了编程。将对速度和实时性要求高的功能单元用硬件描述语言实现，充分利用FPGA的并行运算按位访问的特点，达到保护平台的速度和实时要求。为实现上述技术目的，达到上述技术效果，本专利技术通过以下技术方案实现:—种基于FPGA可重构的微机保护的开发平台，其特征在于,包括支持Microblaze软核的FPGA芯片、内存储器，以及分别通过AXI总线与FPGA芯片相连的外存储器、并行接口 FRAM、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟、外置通讯接口、内置通讯接口和以太网接口 ；所述内存储器是双倍速率同步动态随机存储器且通过DDR控制器与FPGA芯片相连；所述外存储器包括五片串行闪存SPIFlash，分别用于存放定值定义、定值定义备份、平台硬件流、系统应用软件和录波数据；所述并行接口 FRAM通过EMC与AXI总线相连，用于存放操作事件、保护事件及缓存录波文件；所述电平转换器用于将5V电压转换为系统工作所需的3.3V电压；所述外置通讯接口是用于工程调试的RS485接口 ；所述内置通讯接口是用于人机界面通讯的CAN接口，CAN接口通过CAN控制器与AXI总线相连；所述以太网接口是用于升级程序的LXT971接口。开发平台系统利用FPGA丰富的逻辑资源、并行运算、按位访问的特点，具有灵活性高、效率高、硬件可组态、可裁剪的优点，所有外围设备通过AXI64位总线与中央处理器互联，真正地做到了总线不出芯片，大大提高了抗电磁干扰能力。( I)在功能分配上，不再将逻辑译码和算术运算分开进行，而是集二者于一体，打破了传统的分布式设计思路，大大提高了工作效率，灵活的IP开发设计能构建一切功能单元，最大化减少了外围控制器，从而简化了电路，节省了成本。(2)将硬件流和系统应用软件(APP)分开存放，真正达到解耦的目的，避免相互干扰。(3)平台具有丰富的调试端口，支持以太网调试和串口调试两种方式，而且带XMODEM通信协议的100M以太网口还可以用于系统应用软件(APP)的维护与升级。(4)平台采用自定制软核实现RTC的授时功能，其具有访问速度快、精度高的特点，为了减少频繁对RTC进行读写操作而带来的对芯片寿命的影响。本专利技术的有益效果是:采用支持MICR0BLAZE软核的FPGA芯片构建新一代微机保护的开发平台，将逻辑译码和保护运算融合在一起，保护对逻辑资源的访问就像访问寄存器或内存那么简单，大大提高了工作效率。逻辑控制按功能单元封装成独立的IP核，IP核提供了简单的命令接口，使复杂的流程简单化，应用软件程序只需通过命令字即可完成对外设复杂的操作，简化了编程。将对速度和实时性要求高的功能单元用硬件描述语言实现，充分利用FPGA的并行运算按位访问的特点，达到保护平台的速度和实时要求。【专利附图】【附图说明】图1是本专利技术一种基于FPGA可重构的微机保护的开发平台的结构框图；图2是本专利技术AD转换器控制电路示意图；图3是本专利技术看门狗电路原理图；图4是本专利技术硬件测频电路原理图；图5是本专利技术带硬件锁的串行闪存(SPI Flash)电路原理图。【具体实施方式】下面结合附图和具体的实施例对本专利技术技术方案作进一步的详细描述，以使本领域的技术人员可以更好的理解本专利技术并能予以实施，但所举实施例不作为对本专利技术的限定。如图1所示，一种基于FPGA可重构的微机保护的开发平台，包括支持Microblaze软核的FPGA芯片、内存储器、外存储器、并行接口 FRAM(铁电存储器)、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟(RTC)、外置通讯接口、内置通讯接口和以太网接口。除了内存储器，所有外围设备均通过AXI64位总线与中央处理器互联，若干外设均采用串行总线，节省体积和成本，逻辑译码和保护运算集于一体。灵活的IP开发设计能构建一切功能单元，最大化减少了外围控制器，从而简化了电路，节省了成本。MicroBlaze嵌入式软核是一个被Xilinx公司优化过的可以嵌入在FPGA中的RISC处理器软核，具有运行速度快、占用资源少、可配置性强等优点，其中FPGA芯片优选是Xilinx Spartan-6系列FPGA，图1中是XC6SLX25型号，构建的软核处理单元支持浮点运算，开放了乘法除法指令，同时开辟了指令高速缓冲存储器(cache)和数据高速缓冲存储器(cache)，一般4KB的容量即可满足使用需求。内存储器是双倍速率同步动态随机存储器且通过DDR控制器与FPGA芯片相连，可以是第二代双倍速率同步动态随机存储器(DDR2)，大小为128MB，最高工作频率1066MHz。外存储器包括五片串行闪存SPIFlash，分别用于存放定值定义、定值定义备份、平台硬件流、系统应用软件和录波数据。硬件流和系统应用软件(APP)分开独立存放。优选SPIFlash的容量是8MB。并行接口 FRAM即图中的并口 FRAM集合了 ROM和RAM两种存储器的优势，擅于进行高速本文档来自技高网...

【技术保护点】
一种基于FPGA可重构的微机保护的开发平台，其特征在于，包括支持Microblaze软核的FPGA芯片、内存储器，以及分别通过AXI总线与FPGA芯片相连的外存储器、并行接口FRAM、cache、AD转换器、硬件测频电路、看门狗电路、电平转换器、实时时钟、外置通讯接口、内置通讯接口和以太网接口；所述内存储器是双倍速率同步动态随机存储器且通过DDR控制器与FPGA芯片相连；所述外存储器包括五片串行闪存SPIFlash，分别用于存放定值定义、定值定义备份、平台硬件流、系统应用软件和录波数据；所述并行接口FRAM通过EMC与AXI总线相连，用于存放操作事件、保护事件及缓存录波文件；所述电平转换器用于将5V电压转换为系统工作所需的3.3V电压；所述外置通讯接口是用于工程调试的RS485接口；所述内置通讯接口是用于人机界面通讯的CAN接口,CAN接口通过CAN控制器与AXI总线相连；所述以太网接口是用于升级程序的LXT971接口。

【技术特征摘要】

【专利技术属性】
技术研发人员：许学芳，刘小波，丁俊健，刘万斌，包明磊，
申请(专利权)人：南京国电南自美卓控制系统有限公司，
类型：发明
国别省市：江苏;32