一种标准总线控制器制造技术

一种标准总线控制器，其包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；通过使用本发明专利技术提供的总线控制器，可设计具备基于ARINC659容错总线架构的计算机，或其他电子系统；本发明专利技术可移植到不同的平台，特别是各种可满足空间抗辐特性的平台，如高可靠性等级的反熔丝FPGA、SOC芯片等，满足星载计算机或其他星载电子系统的设计和使用要求。

【技术实现步骤摘要】
一种标准总线控制器
本专利技术涉及星载系统总线架构，特别是一种符合《ARINCBackplaneDataBus,ARINCSpecification659[S].1993.》标准的总线控制器。
技术介绍
传统的星载系统一般采用“多模冗余+结果仲裁”的架构来提高可靠性，这种架构虽然简单易行，但各个功能的分布高度集中，由此带来了以下问题：布线管理复杂，且对于不同的功能模块必须采用不同的布线，设计难度增大；由于功能分布集中且共用时钟、外围电路等，导致故障检测、故障隔离和重构的难度极大；功能模块之间的控制相互关联，任意局部的修改都会影响很大范围的其他功能模块，不利于后续产品的软硬件升级。在这种背景下，星载系统架构需要采用新的“分布式”的容错架构，来有效解决上述问题。ARINC659是一种应用于航空电子模块化设计的串行总线标准，具有分布式处理能力和高处理速率的特点。霍尼韦尔（Honeywell）公司根据ARINC659标准设计的产品成为SAFEbus，最初用于波音777的航空电子系统中，经过多年的应用，已成为成熟的航空电子系统的标准背板总线，其安全性和实时性被业界高度认可。目前国内ARINC659总线控制的实现方法有：中航工业第六三一研究所，HK659型ARINC659总线协议处理芯片。缺点：虽然可较完整地实现ARINC659通信协议的功能，但其芯片产品没有抗辐加固指标，因此无法应用在航天电子设备中应用；又因为HK659为硬核产品，不具有可移植性，因此不能通过移植到高等级器件上的方式来满足航天的应用需求。综上所述，需要一款可移植到航天级的器件中的ARINC659总线控制器，应用于航天产品的可靠性架构设计中。
技术实现思路
本专利技术提供了一种标准总线控制器，其包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；所述指令接口控制所述IFU模块读取指令，所述LSU模块通过所述数据接口接收数据，所述TXU模块按IFU传递来的所述指令将所述LSU模块传递来的数据组成帧并通过所述总线输出接口发送到总线上；所述TXU用于通过所述总线输入接口接收所述总线上的数据，所述CTU模块通过所述节点配置和使能接口获取配置信息和使能信号并监控节点的当前工作状态，所述配置寄存器接口通过读写所述REG模块中的寄存器的方式，对当前节点的总线控制器进行操作并可对节点的当前状态进行查询，所述CKU模块通过所述时钟输入接口接收已基准时钟信号经过分频处理，产生一个总线时钟。较佳地，所述的RXU模块，接收总线上发来的数据，解码后比对数据的有效性，若满足协议规定的有效性，则将数据传给LSU模块；当节点发送数据时，RXU模块同时监视TXU模块发出的数据，出现发送错误，RXU模块将禁止TXU模块继续发送；当总线运行到同步窗口时，RXU模块会根据收到的同步信息通知TXU模块调整时钟，以达到与总线上其他节点的同步。较佳地，所述总线输入接口具有16个输入信号，所述总线输出接口具有6个输出接口；当前总线控制器为接收节点时，内部的RXU模块通过这12个输入信号接收总线数据；当前总线控制器为发送节点时，内部的TXU模块通过这6个输出信号向总线上发送数据。较佳地，所述节点的态包括同步状态、失同步状态、进入同步状态、调试状态。较佳地，所述的LSU模块，在数据窗口中：当前节点为发送节点时，LSU模块将按IFU发来的指令从数据接口读取数据并传递给TXU，此时LSU还会判断当前的数据是否已更新，并据此决定是否将数据传递给TXU发送；当前节点为接收节点时，将RXU传递来的接收数据按IFU发来的指令通过数据接口存入相应地址中。较佳地，外部输入的120MHz基准时钟信号经过分频处理，产生一个30MHz的时钟作为总线时钟。CKU模块会将总线时钟和基准时钟一起输出给其他工作模块，CKU模块会根据当前节点的工作状态调整时钟的输出：在进入同步状态时，通过向30MHz的总线时钟内插入120MHz基准时钟周期长度的低电平来调整当前节点时间，使当前节点的时钟上升沿与总线上的时钟上升沿对齐，以达到节点时间与总线时间的同步。较佳地，在所述的REG模块中，主机可操作、查询的寄存器包括：发送数据状态寄存器、指令表常量寄存器、总线时间因子寄存器、调试寄存器、节点状态与控制寄存器、中断地址寄存器、中断时间寄存器、长同步使能寄存器。本专利技术具有以下有益效果：1.通过使用本总线控制器，可设计具备基于ARINC659容错总线架构的计算机，或其他电子系统；2.可移植到不同的平台，特别是各种可满足空间抗辐特性的平台，如高可靠性等级的反熔丝FPGA、SOC芯片等，满足星载计算机或其他星载电子系统的设计和使用要求。当然，实施本专利技术的任一产品并不一定需要同时达到以上所述的所有优点。附图说明图1为本专利技术实施例提供的标准总线控制器结构示意图；图2为本专利技术提供的标准总线控制器的SoC应用实例。具体实施例如图1所示，本专利技术包括一种标准总线控制器，其包括指令接口107、总线输出接口102、总线输入接口101、数据接口109、接点配置和使能接口105、配置寄存器接口111、时钟输入接口113，与指令接口107、总线输出接口102、总线输入接口101、数据接口109、节点配置和使能接口105、配置寄存器接口111、时钟输入接口113对应连接的IFU模块108、TXU模块104、RXU模块103、LSU模块110、CTU模块106、REG模块112、CKU模块114；指令接口107控制所述IFU模块108读取指令，LSU模块110通过数据接口109接收数据，TXU模块104按IFU108传递来的所述指令将LSU模块110传递来的数据组成帧并通过总线输出接口659发送到总线上；RXU103用于通过所述总线输入接口接收所述总线上的数据，CTU模块106通过节点配置和使能接口105获取配置信息和使能信号并监控节点的当前工作状态，配置寄存器接口111通过读写REG模块112中的寄存器的方式，对当前节点的总线控制器进行操作并可对节点的当前状态进行查询，CKU模块114通过时钟输入接口113接收已基准时钟信号经过分频处理，产生一个总线时钟。本实施例提供的总线输入接口符合《ARINCBackplaneDataBus,ARINCSpecification659[S].1993.》标准的ARINC659总线接口，信号组成包括：12个输入信号：axck、axd0、axd1、ayck、ayd0、ayd1、bxck、bxd0、bxd1、byck、byd0、byd1；6个输出信号[102]：oack、oad0、oad1、obck、obd0、obd1。当前总线控制器为接收节点时，内部的RXU模块103通过这12个输入信号接收总线数据；所述的RXU模块103，接收总线上发来的数据，解码后比对数据的有效性，若满足协议规定的有效性，则将数据传给LSU模块；当节点发送数据时，RXU模块同时监视TXU模块发出的数据，出现发送错误，RXU模本文档来自技高网...

【技术保护点】
一种标准总线控制器，其特征在于，包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；所述指令接口控制所述IFU模块读取指令，所述LSU模块通过所述数据接口接收数据，所述TXU模块按IFU传递来的所述指令将所述LSU模块传递来的数据组成帧并通过所述总线输出接口发送到总线上；所述RXU用于通过所述总线输入接口接收所述总线上的数据，所述CTU模块通过所述节点配置和使能接口获取配置信息和使能信号并监控节点的当前工作状态，所述配置寄存器接口通过读写所述REG模块中的寄存器的方式，对当前节点的总线控制器进行操作并可对节点的当前状态进行查询，所述CKU模块通过所述时钟输入接口接收已基准时钟信号经过分频处理，产生一个总线时钟。

【技术特征摘要】
1.一种标准总线控制器，其特征在于，包括指令接口、总线输出接口、总线输入接口、数据接口、接点配置和使能接口、配置寄存器接口、时钟输入接口，与所述指令接口、总线输出接口、总线输入接口、数据接口、节点配置和使能接口、配置寄存器接口、时钟输入接口对应连接的IFU模块、TXU模块、RXU模块、LSU模块、CTU模块、REG模块、CKU模块；所述指令接口控制所述IFU模块读取指令，所述LSU模块通过所述数据接口接收数据，所述TXU模块按所述IFU模块读取的指令将所述LSU模块接收的数据组成帧并通过所述总线输出接口发送到总线上；所述RXU模块用于通过所述总线输入接口接收所述总线上的数据，所述CTU模块通过所述节点配置和使能接口获取配置信息和使能信号并监控节点的当前工作状态，所述配置寄存器接口通过读写所述REG模块中的寄存器的方式，对当前节点的总线控制器进行操作并可对节点的当前状态进行查询，所述CKU模块通过所述时钟输入接口接收基准时钟信号，并经分频处理，产生一个总线时钟。2.如权利要求1所述的标准总线控制器，其特征在于，所述的RXU模块，接收总线上发来的数据，解码后比对数据的有效性，若满足协议规定的有效性，则将数据传给LSU模块；当节点发送数据时，RXU模块同时监视TXU模块发出的数据，出现发送错误，RXU模块将禁止TXU模块继续发送；当总线运行到同步窗口时，RXU模块会根据收到的同步信息通知TXU模块调整时钟，以达到与总线上其他节点的同步。3.如权利要求1所述的标准总线控制器，其特征在于，所述总线输入接口具有12个输入信号，所述总线输...

【专利技术属性】
技术研发人员：关宁，孙逸帆，罗唤霖，
申请(专利权)人：上海航天电子通讯设备研究所，
类型：发明
国别省市：上海;31