ESD防护结构及方法技术

技术编号:10076186 阅读:181 留言:0更新日期:2014-05-24 08:25
本发明专利技术涉及显示器件的结构及其制备领域,尤其涉及一种ESD防护结构及方法,通过在器件制备工艺时,在器件区域制备具有导电性质的结构层的同时,于空旷区制备静电放电结构,将残存于器件区的载流子进行放电,并循环往复,以在每个具有导电性质的结构层的制备工艺时,均会对器件区域中残存的载流子进行一次放电,进而使得器件区域中的载流子不会大量聚集,避免形成过大的瞬间电流,进而有效的降低器件结构中静电击伤现象的发生的几率,提高了产品的性能和良率。

【技术实现步骤摘要】

本专利技术涉及显示器件的结构及其制备领域,尤其涉及一种面板设计ESD防护结构及方法
技术介绍
在显示器件(如AMOOLED等)的阵列(Array)制程中,由于制备的具有导电性能的器件结构中会残留有载流子(空穴或电子),进而汇聚形成静电,尤其是金属层的制备过程中,极易于制备的结构图层中产生多余的载流子,而相互连接的金属图层之间残存的同样的载流子(即同为电子或空穴)时,多余的载流子就汇聚进而形成很强的静电现象,在遇到合适的释放途径时就会瞬间大量载流子的转移或放电(Electronic Static Discharge,简称ESD),均会造成面板内部线路结构的损坏(ESD Attack)。在进行传统的阵列制程工艺中,虽然也可通过控制工艺条件尽量降低器件产品静电的产生,也可通过机器设备本身设置的防静电装置,将产生的静电释放,但在面板中具体的具有导电性能结构的制备中,由于其在进行沉积、刻蚀或研磨等工艺的时候,产生静电的几率都很大,现有的工艺条件无法完全将所有的工艺本文档来自技高网...

【技术保护点】
一种ESD防护结构,所述防护结构包括:半导体衬底,所述半导体衬底具有器件区和空旷区;静电释放结构,所述静电释放结构设置于所述半导体衬底的空旷区;导电层,所述导电层设置于所述半导体衬底的器件区;其中,所述导电层与所述静电释放结构连接,以将残存于所述空旷区的载流子通过所述静电释放结构进行放电。

【技术特征摘要】
1.一种ESD防护结构,所述防护结构包括:
半导体衬底,所述半导体衬底具有器件区和空旷区;
静电释放结构,所述静电释放结构设置于所述半导体衬底的空旷
区;
导电层,所述导电层设置于所述半导体衬底的器件区;
其中,所述导电层与所述静电释放结构连接,以将残存于所述空
旷区的载流子通过所述静电释放结构进行放电。
2.如权利要求1所述的ESD防护结构,其特征在于,位于所述
空旷区的半导体衬底上设置有器件结构;
所述导电层通过所述静电释放结构将残存于所述器件结构和/或
所述导电层中的载流子进行放电。
3.如权利要求1所述的ESD防护结构,其特征在于,所述静电
释放结构的材质为金属。
4.如权利要求1~3中任意一项中所述的ESD防护结构,其特征
在于,所述静电释放结构为尖端放电结构。
5.如权利要4所述的ESD防护结构,其特征在于,所述静电释
放结构为火山靶诱导体。
6.一种ESD防护方法,其特征在于,包括:
提供一具有器件区和空旷区的半导体衬底;
于所述半导体衬底上制备一具有导电性能的结构层,且所述结构
层位于所述空旷区的部分形成静电释放结构,所述结构层位于所述器
件区的部分形成一导电层;
其中,将所述导电层将残存于所述空旷区的载流子通过所述静电
释放结构进行放电。
7.如权利要求6所述的ESD防护方法,其特征在于,所述静电
释放结构的材质为金属。
8.如权利要求6所述的ESD防护方法,其特征在于,所述静电
释放结构为尖端放电结构。
9.一种ESD防护方法,其特征在于,包括:
提供一具有器件区和空旷区的半导体衬底,且位于所述空旷区的
半导体衬底上设置有预置静电释放结构;
于位于所述器件区的半导体衬底上制备导电层;
将所述导电层将残存于所述空旷区的载流子通过所述预置静电
释放结构进行放电。
10.如权利要求9所述的ESD防护方法,其特征在于,所述静

\t电释放结构的材质为金属。
11.如权利要求9所述的ESD防护方法,其特征在于,所述静
电释放结构为尖端放电结构。
12.一种ESD防护方法,其特征在于,包...

【专利技术属性】
技术研发人员:蔡学明
申请(专利权)人:上海和辉光电有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1