一种八连通图像处理方法和装置制造方法及图纸

技术编号:10068794 阅读:232 留言:0更新日期:2014-05-23 11:48
本发明专利技术公开了一种八连通图像处理方法和装置,方法包括步骤:读取二值掩码图像;逐行或者逐列对二值掩码图像的像素点进行标记,标记时读取到“0”值掩码像素点时,其标记值设为0,第一次读取到的“1”值掩码像素点的标记值设为1,后面读取到“1”值掩码像素点时,判断已标记的“1”值掩码像素点是否与当前“1”值掩码像素点八连通,如果是,则当前“1”值掩码像素点的标记值为前面八连通标记值中的最小值,否则当前“1”值掩码像素点的标记值为前面标记值中的最大值加1,得到标记图像;遍历标记图像进行八连通迭代,当标记值不再变化时,停止迭代过程。装置包括位于FPGA中并依次连接的图像标记模块、八连通迭代模块和清除小区域模块。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种八连通图像处理方法和装置,方法包括步骤:读取二值掩码图像;逐行或者逐列对二值掩码图像的像素点进行标记,标记时读取到“0”值掩码像素点时,其标记值设为0,第一次读取到的“1”值掩码像素点的标记值设为1,后面读取到“1”值掩码像素点时,判断已标记的“1”值掩码像素点是否与当前“1”值掩码像素点八连通,如果是,则当前“1”值掩码像素点的标记值为前面八连通标记值中的最小值,否则当前“1”值掩码像素点的标记值为前面标记值中的最大值加1,得到标记图像;遍历标记图像进行八连通迭代,当标记值不再变化时,停止迭代过程。装置包括位于FPGA中并依次连接的图像标记模块、八连通迭代模块和清除小区域模块。【专利说明】一种八连通图像处理方法和装置
本专利技术涉及图像处理
,具体涉及一种八连通图像处理方法和装置。
技术介绍
图像分割是将图像划分成若干个互不相交的小区域的过程,小区域是某种意义下具有共同属性的像素的连通集合。如不同目标物体所占的图像区域、前景所占的图像区域等。通常可以通过灰度阈值,梯度阈值,方差阈值,直方图阈值,P覆盖率阈值等等方法进行分割处理。图像连通是指连通集合中任意两个点之间都存在着完全属于该集合的连通路径。对于离散图像而言,连通有4连通和8连通之分。八连通指的是从区域中的一点出发,可通过上、下、左、右、左上、右上、左下、右下这8个方向的移动组合来到达区域内的任意像素。如图1所示,是一个8邻域的示意图,若取像素P四周的8个像素点作为相邻点,则像素点P的这8个相邻点就构成了 8邻域,如果8邻域中有任意一点和P都属于同一个集合属性,则该点和P点即可相连,构成连通区域。8连通清除小区域是将同一个集合属性的像素点(对于二值掩码图像来说,就是相邻的标为I的像素)连通,合并为同一连通区域,然后将同一个连通区域内包含的像素数目小于预定阈值的连通区域去除。如图2所示,通过图像分割方法得到二值掩码图像,用八连通处理方法将其中若干个互不相交的小区域识别出来,并对每个连通区域内的像素个数进行统计,然后把像素个数少的小区域清除,保留大的区域。如图3所示,在超声嵌入式系统中,图像处理通常都用FPGA来实现,其中八连通处理和小区域清除是图像处理的一个重要环节,但因其中间统计数据规模比较大,FPGA内部存储空间无法存放,所以八连通图像处理过程中的中间统计数据只能使用独立于FPGA的存储器件,增加了系统成本。
技术实现思路
本专利技术要解决的技术问题在于,针对现有技术的不足,提供一种八连通图像处理方法和装置,克服现有技术的八连通图像处理,FPGA无法存放八连通图像处理过程中的中间统计数据,需要额外增加外部存储器,增加系统成本的缺陷。本专利技术为解决上述技术问题所采用的技术方案为:一种八连通图像处理方法,包括步骤:Al、读取二值掩码图像;A2、逐行或者逐列对该二值掩码图像的像素点进行标记,标记时读取到“O”值掩码像素点时,其标记值设为0,第一次读取到的“I”值掩码像素点的标记值设为1,后面读取到“ I ”值掩码像素点时,判断已标记的“ I ”值掩码像素点是否与当前“ I”值掩码像素点八连通,如果是,则当前“I”值掩码像素点的标记值为前面八连通标记值中的最小值,否则当前“I”值掩码像素点的标记值为前面标记值中的最大值加1,得到标记图像;A3、遍历该标记图像进行八连通迭代,迭代时O标记值不作改变,对于非O标记值,如果其八连通位置的其他非O标记值中的最小值小于该非O标记值,则用该最小值替换该非O标记值;A4、重复执行步骤A3,当标记值不再变化时,停止迭代过程。根据本专利技术的实施例,步骤A3还包括步骤:对同一非O标记值的个数进行累加并存储累加值,如果该累加值不小于小区域阈值,则只存储该小区域阈值。根据本专利技术的实施例,还包括步骤:A5、同一非O标记值的个数小于设定的小区域阈值,则其标记值全部改为O。根据本专利技术的实施例,该小区域阈值设为5到255之间的自然数。根据本专利技术的实施例,该累加值存储于FPGA中。一种八连通图像处理方法,包括步骤:B1、读取图像数据,设定标记值阈值;B2、逐行或者逐列对该图像的像素点进行标记,标记时读取到数值小于该标记值阈值的像素点时,其标记值设为0,第一次读取到的数值不小于该标记值阈值的像素点时,其标记值设为1,后面读取到数值不小于该标记值阈值的像素点时,判断已标记的非O标记值像素点是否与当前像素点八连通,如果是,则当前像素点的标记值为前面八连通非O标记值中的最小值,否则当前像素点的标记值为前面非O标记值中的最大值加1,得到标记图像;B3、遍历该标记图像进行八连通迭代,迭代时O标记值不作改变,对于非O标记值,如果其八连通位置的其他非O标记值中的最小值小于该非O标记值,则用该最小值替换该非O标记值;B4、重复执行步骤B3,当标记值不再变化时,停止迭代过程。根据本专利技术的实施例,步骤B3还包括步骤:对同一非O标记值的个数进行累加并存储累加值,如果该累加值不小于小区域阈值,则只存储该小区域阈值。根据本专利技术的实施例,还包括步骤:B5、同一非O标记值的个数小于设定的小区域阈值,则其标记值全部改为O。根据本专利技术的实施例,该小区域阈值设为5到255之间的自然数。根据本专利技术的实施例,该累加值存储于FPGA中。一种八连通图像处理装置,包括位于FPGA中并依次连接的图像标记模块、八连通迭代模块和清除小区域模块,该图像标记模块用于对二值掩码图像的像素点逐行或者逐列进行标记,标记时,“O”值像素点,其标记值设为0,第一个“I”值像素点,其标记值设为1,如果已标记的“I”值像素点与当前“I”值像素点八连通,则当前像素点的标记值为前面八连通非O标记值中的最小值,否则当前“I”值掩码像素点的标记值为前面标记值中的最大值加1,得到标记图像;该八连通迭代模块用于对该标记图像进行八连通迭代处理,迭代时O标记值不作改变,对于非O标记值,如果其八连通位置的其他非O标记值中的最小值小于该非O标记值,则用该最小值替换该非O标记值,对同一非O标记值的个数进行累加并将累加值存储到FPGA的缓存中,当标记值不再变化时,停止迭代过程;该清除小区域模块用于将累加值小于小区域阈值的同一非O标记值全部改为O。根据本专利技术的实施例,该图像标记模块包括标记判断模块、二值掩码图像缓存模块和标记图像缓存模块,该二值掩码图像缓存模块、该标记图像缓存模块与该标记判断模块相连。根据本专利技术的实施例,该八连通迭代模块包括八连通迭代重新标记模块和标记图像缓存模块,该八连通迭代重新标记模块与该标记图像缓存模块相连。根据本专利技术的实施例,该清除小区域模块包括小区域判断重新标记模块、标记图像缓存模块,该小区域判断重新标记模块与该标记图像缓存模块相连。根据本专利技术的实施例,如果该累加值不小于该小区域阈值,则只存储该小区域阈值。一种八连通图像处理装置,包括位于FPGA中并依次连接的图像标记模块、八连通迭代模块和清除小区域模块,该图像标记模块用于设定标记值阈值,根据该标记值阈值逐行或者逐列对图像的像素点进行标记,标记时,数值小于该标记值阈值的像素点,其标记值全部设为0,数值不小于该标记值阈值的第一个像素点,其标记值设为1,如果已标记并且不小于该标记值阈值的像素点与当前像素点八连通,本文档来自技高网
...

【技术保护点】
一种八连通图像处理方法,其特征在于,包括步骤:A1、读取二值掩码图像;A2、逐行或者逐列对所述二值掩码图像的像素点进行标记,标记时读取到“0”值掩码像素点时,其标记值设为0,第一次读取到的“1”值掩码像素点的标记值设为1,后面读取到“1”值掩码像素点时,判断已标记的“1”值掩码像素点是否与当前“1”值掩码像素点八连通,如果是,则当前“1”值掩码像素点的标记值为前面八连通标记值中的最小值,否则当前“1”值掩码像素点的标记值为前面标记值中的最大值加1,得到标记图像;A3、遍历所述标记图像进行八连通迭代,迭代时0标记值不作改变,对于非0标记值,如果其八连通位置的其他非0标记值中的最小值小于所述非0标记值,则用所述最小值替换所述非0标记值;A4、重复执行步骤A3,当标记值不再变化时,停止迭代过程。

【技术特征摘要】

【专利技术属性】
技术研发人员:张晖
申请(专利权)人:深圳市普菲特安迪科技有限公司
类型:发明
国别省市:广东;44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1