半导体装置制造方法及图纸

本发明专利技术公开了一种半导体装置，该半导体装置包括：在N-型AlGaN层的一边上形成的源电极；在P-型AlGaN层的另一边上形成并且以垂直于源电极的方向形成的N-型和P-型AlGaN层；在N-型和P-型AlGaN层的一边上形成的门电极；以及在N-型和P-型AlGaN层的另一边上形成的漏电极。本发明专利技术提供的半导体装置能够增加操作的可靠性。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求2012年10月26日提交的、名称为“半导体装置（Semiconductor Device）”的韩国专利申请No.10-2012-0119857的优先权，将该申请的全部内容通过参考引入本申请中。
本专利技术涉及半导体装置。
技术介绍
包括在专利文献1中公开的各种氮化物半导体装置具有许多优点（例如高击穿电场、高电子迁移率、高温操作、高导热性等等），以被广泛用于高压装置、高频装置，或等等。在这些装置中，场效应晶体管（field effect transistor）（下文中，被称为FET）装置具有为了确保击穿性能（breakdown capability）在源端（source terminal）和漏端（drain terminal）之间的空间距离上的限制。如果源端和漏端之间的空间距离大，在打开FET装置时，由于在源端和漏端之间的空间距离增大，导通电阻较大。换句话说，在击穿性能和导通电阻之间存在折中关系。同时，半导体装置需要确保所述空间距离具有预定的距离或者更大，从而确保在源端和漏端之间的击穿电压，并且空间距离越大，在源端和漏端之间的电阻越大。因此，为了降低在源端和漏端之间的电阻，需要降低它们之间的空间距离；然而，在这种情况下，很难确保击穿电压。[现有技术文献][专利文献]专利文献1：US 2006-0049426A
技术实现思路
本专利技术致力于提供一种具有改善了门端和漏端以增加半导体装置操作可靠性的结构的半导体装置。根据本专利技术的优选实施方式，提供了一种半导体装置，该半导体装置包括：无掺杂的III-V族第一半导体层；在所述无掺杂的III-V族第一半导体层上形成的第一导电的III-V族第二半导体层A；在所述第一导电的III-V族第二半导体层A的一边上形成的第一电极；在所述第一导电的III-V族第二半导体层A的另一边上形成并且以垂直于所述第一电极的方向形成的第一导电的III-V族第二半导体层B和第二导电的III-V族第二半导体层；在所述第一导电的III-V族第二半导体层B和第二导电的III-V族第二半导体层的一边上形成的第二电极；在所述第一导电的III-V族第二半导体层B和第二导电的III-V族第二半导体层的另一边上形成的第三电极；其中，所述第一导电的III-V族第二半导体层B和第二导电的III-V族第二半导体层是交替形成的。第一导电的III-V族第二半导体层B的数量和第二导电的III-V族第二半导体层的数量分别可以为复数。所述第一导电的III-V族第二半导体层B的宽度和所述第二导电的III-V族第二半导体层的宽度在所述第一电极的方向上可以是相同的。所述第一导电的III-V族第二半导体层B和所述第二导电的III-V族第二半导体层可以具有相同的密度（concentration）。所述无掺杂的III-V族第一半导体层可以由氮化镓（GaN）材料制成。III-V族第二半导体层可以由氮化铝镓（AlGaN）材料制成。所述第一导电的III-V族第二半导体层A和所述第一导电的III-V族第二半导体层B可以各自独立地为N型，以及所述第二导电的III-V族第二半导体层可以为P型。所述第一电极可以为源电极，所述第二电极可以为门电极，并且所述第三电极可以为漏电极。所述第二电极和所述第三电极可以分别在所述第一电极的水平方向上形成。根据本专利技术的另一个优选实施方式，提供了一种半导体装置，该半导体装置包括：无掺杂的氮化镓层；在所述无掺杂的氮化镓层上形成的第一导电的氮化铝镓层A；在所述第一导电的氮化铝镓层A的一边上形成的源电极；在所述第一导电的氮化铝镓层A的另一边上形成并且以垂直于所述源电极的方向形成的第一导电的氮化铝镓层B和第二导电的氮化铝镓层；在所述第一导电的氮化铝镓层B和第二导电的氮化铝镓层的一边上形成的门电极；以及在所述第一导电的氮化铝镓层B和第二导电的氮化铝镓层的另一边上形成的漏电极；其中，所述第一导电的氮化铝镓层B和第二导电的氮化铝镓层是交替形成的。第一导电的氮化铝镓层B的数量和第二导电的氮化铝镓层的数量分别可以为复数。所述第一导电的氮化铝镓层B的宽度和所述第二导电的氮化铝镓层的宽度在所述源电极的方向上可以是相同的。所述第一导电的氮化铝镓层B和所述第二导电的氮化铝镓层可以具有相同的密度。所述第一导电的氮化铝镓层A和所述第一导电的氮化铝镓层B可以各自独立地为N型，以及所述第二导电的氮化铝镓层可以为P型。所述门电极和所述漏电极可以分别在所述源电极的水平方向上形成。附图说明下面结合附图的详细描述将更清楚地理解本专利技术的上述和其他目的、特征和优点，其中：图1为显示根据本专利技术优选实施方式的半导体装置的结构视图；以及图2为说明图1的半导体装置的具体例子的视图。具体实施方式以下结合附图对优选实施方式的详细描述，将更清晰地理解本专利技术的上述及其他目的、特征以及优点。在所有附图中，相同的参考标记用于指代相同或相似的组件，并省略多余的描述。此外，在下面的说明书中，术语“第一”、“第二”、“一边”、“另一边”等等用于将某个元件与其他元件相区分，且这些元件的结构不受上述术语的限定。此外，在本专利技术的说明书中，当相关技术的详细描述可能模糊本专利技术的主旨时，将省略相关描述。下文中，将结合附图来详细描述本专利技术的优选实施方式。在说明书中公开的优选实施方式的半导体装置可以为场效应晶体管，但本专利技术不限于此。半导体装置图1为显示根据本专利技术优选实施方式的半导体装置的结构视图。如图1所示，半导体装置100可以包括：无掺杂的III-V族第一半导体层110；在无掺杂的III-V族第一半导体层110上形成的第一导电的III-V族第二半导体层A120；在第一导电的III-V族第二半导体层A120的一边上形成的第一电极141；在第一导电的III-V族第二半导体层A120的另一边上形成并且在垂直于第一电极141的方向上形成的第一导电的III-V族第二半导体层B133和第二导电的III-V族第二半导体层131；在第一导电的III-V族第二半导体层B133和第二导电的III-V族第二半导体层131的一边上形成的第二电极143；以及在第一导电的III-V族第二半导体层B133和第二导电的III-V族第二半导体层131的另一边上形成的第三电极145。本专利技术中，第一导电的III-V族第二半导体层B133和本文档来自技高网...

【技术保护点】
一种半导体装置，该半导体装置包括：无掺杂的III‑V族第一半导体层；在所述无掺杂的III‑V族第一半导体层上形成的第一导电的III‑V族第二半导体层A；在所述第一导电的III‑V族第二半导体层A的一边上形成的第一电极；在所述第一导电的III‑V族第二半导体层A的另一边上形成并且以垂直于所述第一电极的方向形成的第一导电的III‑V族第二半导体层B和第二导电的III‑V族第二半导体层；在所述第一导电的III‑V族第二半导体层B和第二导电的III‑V族第二半导体层的一边上形成的第二电极；在所述第一导电的III‑V族第二半导体层B和第二导电的III‑V族第二半导体层的另一边上形成的第三电极；其中，所述第一导电的III‑V族第二半导体层B和第二导电的III‑V族第二半导体层是交替形成的。

【技术特征摘要】
2012.10.26 KR 10-2012-01198571.一种半导体装置，该半导体装置包括：
无掺杂的III-V族第一半导体层；
在所述无掺杂的III-V族第一半导体层上形成的第一导电的III-V族第二
半导体层A；
在所述第一导电的III-V族第二半导体层A的一边上形成的第一电极；
在所述第一导电的III-V族第二半导体层A的另一边上形成并且以垂直
于所述第一电极的方向形成的第一导电的III-V族第二半导体层B和第二导
电的III-V族第二半导体层；
在所述第一导电的III-V族第二半导体层B和第二导电的III-V族第二
半导体层的一边上形成的第二电极；
在所述第一导电的III-V族第二半导体层B和第二导电的III-V族第二
半导体层的另一边上形成的第三电极；
其中，所述第一导电的III-V族第二半导体层B和第二导电的III-V族
第二半导体层是交替形成的。
2.根据权利要求1所述的半导体装置，其中，第一导电的III-V族第二
半导体层B的数量和第二导电的III-V族第二半导体层的数量分别为复数。
3.根据权利要求1所述的半导体装置，其中，所述第一导电的III-V族
第二半导体层B的宽度和所述第二导电的III-V族第二半导体层的宽度在所
述第一电极的方向上是相同的。
4.根据权利要求1所述的半导体装置，其中，所述第一导电的III-V族
第二半导体层B和所述第二导电的III-V族第二半导体层具有相同的密度。
5.根据权利要求1所述的半导体装置，其中，所述无掺杂的III-V族第
一半导体层由氮化镓材料制成。
6.根据权利要求1所述的半导体装置，其中，III-V族第二半导体层由
氮化铝镓材料制成。
7.根据权利要求1所述的半导体装置，其中，所述第一导电的III-V族
...

【专利技术属性】
技术研发人员：朴在勋，宋寅赫，徐东秀，金洸洙，严基宙，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国;KR