存储控制设备、存储设备、信息处理系统及存储控制方法技术方案

本发明专利技术公开了存储控制设备、存储设备、信息处理系统及存储控制方法。其中，该存储控制设备包含：标准读请求单元、错误校正单元和高精度读请求单元。该标准读请求单元被配置为将用于具有标准精度的读取的请求发送至存储器中的读地址。该错误校正单元被配置为响应于具有标准精度的读请求基于错误校正码和由存储器返回的数据执行错误校正。该高精度读请求单元被配置为在发生了通过错误校正不能校正的错误时，再次将用于具有比标准精度高的精度的读取的请求发送至读地址。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2012年10月29日提交的日本在先专利申请JP2012-237383的优先权，其全部内容结合于此作为参考。
本专利技术涉及存储控制设备。具体地，本专利技术涉及存储设备针对将数据与错误校正码一起存储的存储器执行存储控制的存储控制设备及其处理方法。
技术介绍
从过去就已经开发一种技术：存储器（辅助存储设备）被进一步提供给包括处理器及其工作存储器（主存储设备）的信息处理系统以提高存储容量。在该信息处理系统中，DRAM（动态随机存取存储器）等被用作工作存储器。另一方面，非易失性存储器（NVM）有时可被用作存储器。该非易失性存储器大致被分为大量处理数据存取的闪存和能够小量执行快速随机存取的非易失随机存取存储器（NVRAM）。这里，引用NAND闪存作为闪存的典型实例。另一方面，非易失RAM的实例包括PCRAM（相变RAM）、MRAM（磁阻RAM）和ReRAM（电阻式RAM）等。在现有技术的非易失性存储器中，除经典的读取方法外，已经提出了一种具有高精度但涉及读时间的读方法（例如，见日本专利申请公开第2011-165297号）。即，公开了动态读取以及静态读取，该动态读取这是一种典型的具有相对较低的精度的典型高速读取方法，该静态读取是一种具有高精度的较低速度读取方法。
技术实现思路
非易失性存储器具有重复的写和读访问的这种机制从而导致其劣化的这种机制。从在这种状态下的单元读取的数据可能以包括误码的方式被读取。因此，在单元的状态影响下，发生的误码可根据读取操作结果变化。例如，在某些数据存储在劣化的单元中的情况下，当执行高速动态读取操作时，误码的数目可能增加。在这种情况下，在上述现有技术中，没有在非易失性存储器装置中检测误码的方法，并且因为读取操作根据目的分配从而改善读取数据的结果是不可能的。其中存储在非易失性存储器的数据不被正确地读取的状态意味着信息被丢失，这是作为系统的致命条件。即，作为用于防止这种情况的有效方法，具有高精度的读取方法没有被充分使用。考虑到上述情况，人们期望根据在处理具有标准精度的读取和具有高精度的读取两者的存储器中的错误校正状态来控制读请求。根据本专利技术的实施方式，提供一种存储控制设备，其包括：标准读请求单元、错误校正单元和高精度读请求单元。标准读请求单元被配置为将具有标准精度的读取的请求发送至存储器中的读地址。错误校正单元被配置为响应于具有标准精度的读请求基于错误校正码和由存储器返回的数据执行错误校正。高精度读请求单元被配置为在发生错误校正不能校正的错误时，再次将具有比标准精度高的精度的读请求发送至该读地址。此外，为此提供一种存储控制方法。通过这个结构，在错误校正不能在关于存储器的具有标准精度的读取中执行的情况下，具有高精度的读取向存储器发送请求。此外，在实施方式中，存储控制设备还可以包括记录单元，该记录单元被配置为在错误全部通过错误校正校正，以及被校正的错误的位计数满足特定要求的情况下记录读地址。当根据新读请求的新读地址被记录在记录单元中时，具有高精度的读请求可以被发送至新读地址而不是发送具有标准精度的读请求。因此，针对其中被校正的错误的位计数满足特定要求的地址执行高精度读取。在这种情况下，当被校正的错误的位计数超过预定阈值时，记录单元可以确定满足某些条件并记录读地址。此外，在这一实施方式中，当读地址对应于预定的地址区域时，可将具有高精度的读请求发送至读地址而不是发送具有标准精度的读请求。因此，根据地址区域执行具有高精度的读取。在这种情况下，预定地址区域可以是系统区域。此外，在实施方式，错误校正单元基于第一错误校正码针对具有第一大小的数据执行错误校正，并且基于具有比第一错误校正码的校正能力强的校正能力的第二错误校正码针对具有比第一大小大的第二大小的数据执行错误校正，并且当发给读地址的读请求具有等于或者小于第一大小的大小时，具有高精度的读请求可被发送至读地址而不发送具有标准精度的读请求。因此，在数据大小不超过第一大小的情况下执行具有高精度的读取。此外，在实施方式中，当到读地址的存取频率满足特定要求时，具有高精度的读请求可以被发送至读地址而不发是送具有标准精度的读请求。因此，根据存取频率执行具有高精度的读取。此外，在实施方式中，存储控制设备还可以包括更新请求单元，被配置为在错误完全通过错误校正校正并且被校正的错误的位计数满足某个必要条件的情况下将更新请求发送至读地址。因此，针对其中被校正的错误的位计数满足该特定要求的地址执行更新操作。在这种情况下，更新请求单元可以给出作为更新请求的指令以在读地址中执行具有比标准精度高的精度的读取，以将读取结果写入读地址。因此，用于更新的读取以高精度执行。根据本专利技术的另一实施方式，提供一种存储装置，其包括：存储器、标准读请求单元、错误校正单元和高精度读请求单元。该存储器被配置成处理针对具有标准精度的读取和具有比该标准精度高的精度的读取两者的读请求。该标准读请求单元被配置为将具有标准精度的读请求发送至存储器中的读取址。该错误校正单元被配置为响应于具有标准精度的读请求基于错误校正码和由存储器返回的数据执行错误校正。该高精度读请求单元被配置为在发生通过错误校正不能校正的错误时，再次将具有比标准精度高的精度的读请求发送至读地址。通过这个结构，在具有标准精度的读取中不能执行错误校正的情况下，执行具有高精度的读取。根据本专利技术的另一实施方式，提供一种信息处理系统，其包括：存储器、主机计算机、标准读请求单元、错误校正单元和高精度读请求单元。该存储器被配置成处理针对具有标准精度的读取和具有比该标准精度高的精度的读取两者的读请求。该主机计算机被配置为将读访问发送至存储器。该标准读请求单元被配置为响应于读访问将具有标准精度的读取的请求发送至存储器中的读地址。该错误校正单元被配置为响应于具有标准精度的读请求基于错误校正码和由存储器返回的数据执行错误校正。该高精度读请求单元被配置为在发生通过错误校正不能校正的错误时，再次将具有比标准精度高的精度的读请求发送至读地址。因此，在从主机计算机执行对存储器的读访问时，在错误在具有标准精度的读取中不能被校正的情况下，执行具有高精度的读取。根据本专利技术的实施方式，可以产生这样一个卓越的结果：在处理针对具有标准精度和具有高精度的读取两者的存储器中，可以根据错误校正状态控制读请求。如附图本文档来自技高网...

【技术保护点】
一种存储控制设备，包括：标准读请求单元，被配置为将用于具有标准精度的读请求发送至存储器中的读地址；错误校正单元，被配置为响应于具有所述标准精度的所述读请求基于错误校正码和由所述存储器返回的数据来执行错误校正；以及高精度读请求单元，被配置为在发生不能通过所述错误校正所校正的错误时，再次将用于具有比所述标准精度高的精度的读请求发送到所述读地址。

【技术特征摘要】
2012.10.29 JP 2012-2373831.一种存储控制设备，包括：
标准读请求单元，被配置为将用于具有标准精度的读请求发送
至存储器中的读地址；
错误校正单元，被配置为响应于具有所述标准精度的所述读请
求基于错误校正码和由所述存储器返回的数据来执行错误校正；以
及
高精度读请求单元，被配置为在发生不能通过所述错误校正所
校正的错误时，再次将用于具有比所述标准精度高的精度的读请求
发送到所述读地址。
2.根据权利要求1所述的存储控制设备，进一步包括：
记录单元，被配置为在全部错误由所述错误校正来校正并且被
校正的所述错误的位计数满足特定要求的情况下，记录所述读地址，
其中，
当根据新的读请求的新的读地址被记录在所述记录单元中时，
将具有所述高精度的所述读请求发送至所述新的读地址，而不发送
具有所述标准精度的所述读请求。
3.根据权利要求2所述的存储控制设备，其中，
当被校正的所述错误的所述位计数超过预定阈值时，所述记录
单元确定满足所述特定要求并记录所述读地址。
4.根据权利要求1所述的存储控制设备，其中，
当所述读地址对应于预定地址区域时，将具有所述高精度的所
述读请求发送至所述读地址，而不发送具有所述标准精度的所述读
请求。
5.根据权利要求4所述的存储控制设备，其中，
所述预定地址区域为系统区域。
6.根据权利要求1所述的存储控制设备，其中，
所述错误校正单元基于第一错误校正码对具有第一大小的数据
执行所述错误校正，并且基于具有比所述第一错误校正码的校正能
力强的校正能力的第二错误校正码对具有比所述第一大小大的第二
大小的数据执行所述错误校正，以及
当发送至所述读地址的所述读请求具有等于或者小于所述第一
大小的大小时，将具有所述高精度的所述读请求发送至所述读地址，
而不发送具有所述标准精度的所述读请求。
7.根据权利要求1所述的存储控制设备，其中，
当所述读地址的访问频率满足特定要求时，将具有所述高精度
的所述读请求发送至所述读地址，而不发送具有所述标准精度的所
述读请求。
8.根据权...

【专利技术属性】
技术研发人员：中西健一，藤波靖，筒井敬一，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP