列并行模数转换器及CMOS图像传感器制造技术

本实用新型专利技术公开了列并行模数转换器、及CMOS图像传感器。所述列并行模数转换器包括：斜坡发生器、计数单元及多个列模数转换器，每个列模数转换器对应于像素阵列的一列像素单元；所述列模数转换器包括：比较处理单元、存储单元；所述比较处理单元包括：电容、开关模块及比较器。本实用新型专利技术的列并行模数转换器能缩短模数转换时间，提高转换效率。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及图像传感器领域，尤其涉及一种列并行模数转换器及一种CMOS图像传感器。
技术介绍
目前，图像传感器主要有CCD图像传感器（Charged Coupled Device）和CMOS图像传感器（CMOS Imaging Sensor，CIS）两类。相比CDD图像传感器，CMOS图像传感器具有低功耗、低噪声、宽动态范围、体积小、成本低等优势，因此CMOS图像传感器已逐渐成为本
的研发热点。模数转换器（Analog-to-Digital Convert，ADC）是CMOS图像传感器的重要组成部分，用于将每个像素单元产生的模拟信号转换成数字信号，是模拟电路与数字电路的接口。所述像素单元产生的模拟信号是去除噪声信号影响后的感光实际模拟值，通常采用相关双采样（Correlated Double Sampling），采集像素单元的感光电压与复位电压，并将其相减得到所述的模拟信号。具体地，先使像素单元的复位控制信号保持有效，此时像素单元输出的是复位电压。然后，开启所述像素单元的传输管，输出像素单元的感光电压，但是这个感光电压不是净值，而是叠加在复位电压上。所以，像素单元真正的感光值是感光电压与复位电压之差。现有的CMOS图像传感器主用使用3种ADC，分别是：芯片级ADC、列并行ADC和像素级ADC。芯片级ADC即整个芯片只有一个ADC，每个像素产生的模拟输出都要依次顺序经过这个ADC进行模数转换，所以，这种ADC占用面积较小，但同时转换速度较慢，仅适用于像素阵列较小、对CIS速度要求不高的应用场合。像素级ADC是指每个像素或者每几个像素共用一个ADC。这种ADC信噪比较高、功耗低、对ADC的速度要求也低，但像素的填充因子低、版图设计复杂，目前还无法实现产业化。而列并行ADC是对芯片级ADC和像素级ADC的折中，它采用每列像素共用一个ADC，每列的ADC只负责处理本列数据，各列的ADC同时工作，这种半并行处理兼采芯片级ADC和像素级ADC之所长，可大大提高转换效率，在未来CIS的发展中具有很广泛的应用前景。在申请公开号为CN1917374A的中国专利申请中，披露了一种列并行ADC（如图1所示）。这种列并行ADC的每一列对应一个可逆计数器U/D CNT。在复位阶段，将每列像素单元的复位信号和斜坡发生器DAC产生的斜坡信号RAMP输入比较器，此时对应于计数器的down counting时段，计数器从某个起始值开始向下计数，直至斜坡信号RAMP超过复位信号使得比较器发生翻转。此时计数器的数值Vref对应于复位电压。在感光阶段，将像素单元的感光信号和斜坡信号RAMP输入比较器，此时对应于计数器的up counting时段，计数器从复位电压Vref开始向上计数，直至斜坡信号RAMP超过感光像素信号使得比较器再次发生翻转。此时计数器的数值等于感光信号Vsig与复位信号Vref之差，即：真正的感光净值（Vsig-Vref)。由于在这种方法中每一列像素单元的复位电压Vref均实际由像素单元产生，所以产生的复位电压Vref会在某一数值范围内随机分布，从而使得复位阶段中各比较器翻转的时间节点前后不统一，导致复位阶段的时间较长，从而降低了模数转换效率。
技术实现思路
本技术所要解决的技术问题是提供一种列并行模数转换器，能缩短模数转换时间，提高转换效率。为了解决上述问题，本技术提供了一种列并行模数转换器，包括：斜坡发生器，用于在行操作时间内，产生第一斜坡信号和第二斜坡信号；计数单元，用于在行操作时间内，在第一斜坡信号产生时开始计数以及在第二斜坡信号产生时重新开始计数；所述计数单元与所述斜坡发生器由同一同步信号控制；以及多个列模数转换器，每个列模数转换器对应于像素阵列的一列像素单元；所述列模数转换器包括：比较处理单元，用于比较复位电压与所述第一斜坡信号电压以及比较所述像素单元输出的感光电压与所述第二斜坡信号电压，包括：电容、开关模块及比较器，所述电容的第一端与所述像素单元的输出端相连，所述电容的第二端与所述比较器的第一输入端相连，所述比较器的第二输入端与所述斜坡发生器的输出端相连；所述开关模块连接于所述电容的第二端与所述比较器的输出端之间，所述开关模块在所述第一斜坡信号产生前先复位后打开，用于在所述比较器的第一输入端产生固定压差的复位电压；存储单元，用于存储第一计数值和第二计数值；所述第一计数值为所述计数单元从所述第一斜坡信号产生计数至所述比较器翻转时得到的计数值；所述第二计数值为所述计数单元从所述第二斜坡信号产生计数至所述比较器翻转时得到的计数值。可选的，所述计数单元包括多个计数器，每个计数器对应于一个列模数转换器，用于获得对应列的第一计数值和第二计数值；或者所述计数单元包括一个计数器，所述计数器对应于各个列模数转换器，用于获得各列的第一计数值和第二计数值。可选的，所述列模数转换器还包括：锁存单元，所述锁存单元的输入端与所述比较器的输出端相连，用于锁存所述比较器翻转时的信号边沿；所述锁存单元的输出端与所述存储单元的写控制输入端相连。可选的，所述存储单元包括：用于存储第一计数值的所述复位存储单元、用于存储第二计数值的包括：读写控制模块及一个存储阵列；所述感光存储单元以及控制所述复位存储单元和所述感光存储单元读写的包括：读写控制模块及一个存储阵列读写控制模块。可选的，所述复位存储单元包括：第一复位存储单元和第二复位存储单元，所述第一复位存储单元和所述第二复位存储单元分时工作；所述感光存储单元包括：第一感光存储单元和第二感光存储单元，所述第一感光存储单元和所述第二感光存储单元分时工作；所述读写控制单元包括：用于控制所述第一复位存储单元和所述第一感光存储单元读写的第一读写控制模块和用于控制所述第二复位存储单元和所述第二感光存储单元读写的第二读写控制模块。可选的，所述复位存储单元和所述感光存储单元由多个标准6T存储单元构成；所述复位存储单元和所述感光存储单元的位宽与数字量化精度有关。可选的，所述第一斜坡信号的持续时间为25～27个时钟周期，所述第二斜坡信号的持续时间为29～211个时钟周期。可选的，所述斜坡发生器为单斜率斜坡发生器，所述第一斜坡信号和所述第二斜坡信号均为向上斜坡信号或者向下斜坡信号。可选的，还包括：第一校准单元和第二校准单元；所述第一校准单元和第二校准单元分别包括：m个校准列模数转换器；本文档来自技高网...

【技术保护点】
一种列并行模数转换器，其特征在于，包括：斜坡发生器，用于在行操作时间内，产生第一斜坡信号和第二斜坡信号；计数单元，用于在行操作时间内，在第一斜坡信号产生时开始计数以及在第二斜坡信号产生时重新开始计数；所述计数单元与所述斜坡发生器由同一同步信号控制；以及多个列模数转换器，每个列模数转换器对应于像素阵列的一列像素单元；所述列模数转换器包括：比较处理单元，用于比较复位电压与所述第一斜坡信号电压以及比较所述像素单元输出的感光电压与所述第二斜坡信号电压，包括：电容、开关模块及比较器，所述电容的第一端与所述像素单元的输出端相连，所述电容的第二端与所述比较器的第一输入端相连，所述比较器的第二输入端与所述斜坡发生器的输出端相连；所述开关模块连接于所述电容的第二端与所述比较器的输出端之间，所述开关模块在所述第一斜坡信号产生前先复位后打开，用于在所述比较器的第一输入端产生一个固定压差的复位电压；存储单元，用于存储第一计数值和第二计数器；所述第一计数值为所述计数单元从所述第一斜坡信号产生计数至所述比较器翻转时得到的计数值，所述第二计数值为所述计数单元从所述第二斜坡信号产生计数至所述比较器翻转时得到的计数值。

【技术特征摘要】
1.一种列并行模数转换器，其特征在于，包括：
斜坡发生器，用于在行操作时间内，产生第一斜坡信号和第二斜坡信号；
计数单元，用于在行操作时间内，在第一斜坡信号产生时开始计数以及
在第二斜坡信号产生时重新开始计数；所述计数单元与所述斜坡发生器由同
一同步信号控制；
以及多个列模数转换器，每个列模数转换器对应于像素阵列的一列像素
单元；
所述列模数转换器包括：
比较处理单元，用于比较复位电压与所述第一斜坡信号电压以及比较所
述像素单元输出的感光电压与所述第二斜坡信号电压，包括：电容、开关模
块及比较器，所述电容的第一端与所述像素单元的输出端相连，所述电容的
第二端与所述比较器的第一输入端相连，所述比较器的第二输入端与所述斜
坡发生器的输出端相连；所述开关模块连接于所述电容的第二端与所述比较
器的输出端之间，所述开关模块在所述第一斜坡信号产生前先复位后打开，
用于在所述比较器的第一输入端产生一个固定压差的复位电压；
存储单元，用于存储第一计数值和第二计数器；所述第一计数值为所述
计数单元从所述第一斜坡信号产生计数至所述比较器翻转时得到的计数值，
所述第二计数值为所述计数单元从所述第二斜坡信号产生计数至所述比较器
翻转时得到的计数值。
2.根据权利要求1所述的列并行模数转换器，其特征在于，所述计数单元包
括多个计数器，每个计数器对应于一个列模数转换器，用于获得对应列的第
一计数值和第二计数值；或者所述计数单元包括一个计数器，所述计数器对
应于各个列模数转换器，用于获得各列的第一计数值和第二计数值。
3.根据权利要求1所述的列并行模数转换器，其特征在于，所述列模数转换
器还包括：锁存单元，所述锁存单元的输入端与所述比较器的输出端相连，
用于锁存所述比较器翻转时的信号边沿；所述锁存单元的输出端与所述存储
单元的写控制输入端相连。
4.根据权利要求1所述的列并行模数转换器，其特征在于，所述存储单元包
括：用于存储第一计数值的复位存储单元、用于存储第二计数值的感光存储
单元以及控制所述复位存储单元和所述感光存储单元读写的读写控制模块。
5.根据权利要求4所述的列并行模数转换器，其特征在于，所述复位存储单
元包括：第一复位存储单元和第二复位存储单元，所述第一复位存储单元和
所述第二复位存储单元分时工作；
所述感光存储单元包括：第一感光存储单元和第二感光存储单元，所述
第一感光存储单元和所述第二感光存储单元分时工作；
所述读写控制单元包括：用于控制所述第一复位存储单元和所述第一感
光存储单元读写的第一读写控制模块和用于控制所述第二复位存储单元和所
述第二感光存储单元读写的第二读写控制模块。
6.根据权利要求4所述的列并行模数转换器，其特征在于，所述复位存储单
元和所述感光存储单元由多个标准6T存储单元构成；所述复位存储单元和所
述感光存储单元的位宽与数字量化精度有关。
7.根据权利要求1所述的列并行模数转换器，其特征在于，
所述第一斜坡信号的持续时间为25～27个时钟周期，所述第二斜坡信号的
持续时间为29～211个时钟周期。
8.根据权利要求1所述的列并行模数转换器，其特征在于，
所述斜坡发生器为单斜率斜坡发生器，所述第一斜坡信号和所述第二斜
坡信号均为向上斜坡信号或者向下斜坡信号。
9.根据权利要求1所述的列并行模数转换器，其特征在于，还包括：第一校
准单元和第二校准单元；
所述第一校准单元和第二校准单元分别包括：m个校准列模数转换器；
所述校准列模数转换器包括：
比较处理单元，用于比较基准电压与所述第一斜坡信号电压以及比较所
述基准电压与所述第二斜坡信号电压，包括：电容、开关模块及比较器，所
述电容的第一端与所述基准电压相连，所述电容的第二端与所述比较器的第

\t一输入端相连，所述比较器的第二输入端与所述斜坡发生器的输出端相连；
所述开关模块连接于所述电容的第二端与所述比较器的输出端之间；
锁存单元，用于锁存所述比较器翻转时的信号边沿；所述锁存单元的输
入端与所述比较器的输出端相连，所述锁存单元的输出端与复位存储单元的
写控制输入端和感光存储单元的写控制输入端相连；
复位存储单元，用于存储第一计数值，所述第一计数值为...

【专利技术属性】
技术研发人员：赵立新，董小英，俞大立，乔劲轩，
申请(专利权)人：格科微电子上海有限公司，
类型：实用新型
国别省市：