本发明涉及用于接收具有特征模式信号的无线电接收机，包括用于预测存在特征模式的非零值的预测器。所述跟踪器跟踪在接收信号中在预测的非零值之间的噪声分量，从接收信号中减去产生的噪声分量以输出处理的信号，其然后由模式鉴别器和解调器解码。该无线电...

本发明涉及一种具有用于ＤＣＯ同步的自适应滤波器的锁相环。本发明涉及一种数字锁相环，该数字锁相环包括数字控制振荡器，耦合到所述数字控制振荡器的输出的反馈回路，用于将来自所述反馈回路的反馈信号与一个基准信号比较以产生相位误差信号的鉴相器，和...

本发明提供了在本地接收机上经分组网络恢复定时信息的方法，每隔一段时间从远端源接收定时信息，并且与本地产生的时钟信号相比较以产生受到代表在源时钟信号和本地接收机时钟信号之间的相位差的噪声影响的输入信号ｙ（ｋ）。该输入信号施加于状态反馈控制...

本发明提供了一种锁相环，包括一个数控振荡器和多个鉴相器，每个鉴相器具有连接到基准源的第一输入端，和耦合到数控振荡器的输出端的第二输入端，以及用于产生相位误差信号的输出端。耦合到每个鉴相器的输出端的环路滤波器具有输出端和反馈输入端。通过考...

本发明通过在发射机和接收机之间发送时间戳分组，定时信息经网络被传送。该时间戳分组用于计算在发射机时钟和接收机时钟之间的频偏的估算。本地接收机时钟被周期性地更新以基于该估算匹配发射机时钟，该估算最好是最小二乘估算。多窗口方法被采用以提高更...

本发明涉及一种在由以速率Ｒ运行的时钟驱动的数字电路中节省功率的方法，包括在当所述数字电路以容量小于其最大容量操作的时候的周期期间，将所述速率Ｒ降低为更低的速率Ｒ′，并且其中从速率Ｒ改变为速率Ｒ′作为平滑转换实现。

本发明在分组网上恢复定时信息的方法中，接收机经不同的路径从相同的信源接收多个分组流。滤除由定时分组对于每个流经历的原始延迟以对每个流提供滤除的延迟。该滤除的延迟基于每个流的质量加权，并且随后组合加权的滤除延迟以形成聚合的延迟估算。在接收...

本发明在经分组网恢复定时信息的方法中，使用在发射机和接收机之间发送的定时分组测量原始网络延迟。该期望的延迟使用最小统计自适应滤波器经平稳窗口跟踪测量的时间延误的本地最小值预测。仅仅选择那些在平稳窗口内相对于期望的延迟满足特定的准则的进入...

本发明涉及一种数字麦克风，所述数字麦克风具有：一个换能器，用于产生代表声信号的模拟信号；和大于１的阶单比特Σ－Δ调制器模数变换器，按照过抽样速率并以Σ－Δ调制比特流的形式从所述模拟信号中产生数据输出信号。该数字麦克风避免了把数字抽取和滤...

一种使分别耦合到分组网１的入口和出口接口６，７的第一和第二时钟同步的方法，该方法包括：计算在每个相继时间间隔中通过网络１的最小分组转接时间，并且改变第二时钟频率以便跟踪最小分组转接时间中的变化。

本发明公开了一种支持多速率输入和输出串行数据流的时分多路复用交换机，所述时分多路复用交换机具有分别与存储器的每个部分相关联的缓存器扩展的双缓存数据存储器。该扩展在双缓存数据存储器的主部分已经交换后的延迟周期存储剩余数据。

本发明公开了一种准备分组的方法，该分组用于在分组网络的入口接口处注入该分组网络以在网络上传输。该方法包括，在入口接口处，接收至少两个并行的数据的恒定比特速率流，并分别对恒定比特速率流进行分组化，以生成用于转发到分组发送器的各自分组流。至...

本发明提供了一种用于通过分组网络发送定时信息的定时源。所述定时源包括：时钟，用于生成所述定时信息；分组形成部件，用于形成将所述定时信息传输给目标节点的一系列分组。时间戳部件将从所述时钟获取的传输时间插入所述系列的每个分组，并且作为在各自...

本发明提供了一种用于通过分组网络发送定时信息的定时源。所述定时源包括：第一时钟，用于生成所述定时信息；分组形成部件，用于形成一系列分组。采用分组投放控制部件形式的输出部件通过所述网络以分组突发的形式传输所述分组，每个分组突发包括多个分组...

本发明提供了一种装置，用于确定在第一接口中第一时基和第二接口中第二时基之间的相对时间校准。单向地或者双向地发送不同大小的分组，并且在目标处的校准控制部件中确定分组的传播延迟。然后，计算出的传播延迟可以用来改进“从”时基的校准。

本发明提供了一种连接到同步分组网的节点，该节点包括用于连接到分组网的分组开关和物理接口。用于同步的锁相环电路被集成进物理接口、分组开关或者两者中。

本发明涉及一种压控振荡器，所述压控振荡器产生其频率与施加到控制端的控制电压的第一函数成正比的输出信号。压控振荡器具有工作频率的宽范围。增益调节电路调节压控振荡器的增益，使第一函数与增益的第二函数成正比。在一个优选实施例中，增益调节电路包...

本发明是一种在频率跃变后，快速锁定Ⅱ型锁相环（ＰＬＬ）而又不大量降级输出信号的方法。这里所公开的在调整期间降低调整时间和改善输出时钟质量的方法包括以下步骤：用ＰＬＬ环路之外的独立电路估算新频率偏移，以精确测量输入信号的频率。把积分器斜升...

本发明涉及一种锁相环，该锁相环提供一个与输入频率有分数关系的输出频率，并且包括用于产生该输出频率的可控振荡器，相位信息在振幅域中被定标以提供分数关系。

本发明提供了一种数字锁相环，所述数字锁相环包括一个相位获取单元，用于产生参考信号的相位的数字表示；一个数字鉴相器，具有一个第一输入用于从所述相位获取单元的输出接收或导出的数字信号；一个数字环路滤波器，用于过滤所述数字鉴相器的输出；一个数...