威盛电子股份有限公司专利技术

威盛电子股份有限公司共有2584项专利

  • 本发明涉及一种内存装置及其节能控制方法。于非易失性内存单元处于忙碌状态时,停止输出传送至特定电路群组的内部时钟信号,以降低控制芯片的电源消耗。
  • 一种存储器装置及其节能控制方法。当判断出目前没有处理命令需处理,并且目前的事件也处理完毕时,停止输出传送至特定电路群组的内部时钟信号,以降低控制芯片的电源消耗。
  • 一种非易失性存储器装置及其操作方法。非易失性存储器装置包括非易失性存储电路、主存储器以及控制器。逻辑块地址群组的每一个包括多个逻辑块地址。这些逻辑块地址群组的每一个被分配有一个群组年龄参数。这些群组年龄参数的调整是由主机的写指令所触发。...
  • 一种计算机系统及启动方法,该启动方法用于包括一处理器、一存储器以及一硬盘的计算机,其中该硬盘包括一操作系统。该启动方法包括:首先启动一基本输入输出系统。接着依据一设定文件在该存储器中划分一预留区块。接着将该操作系统从该硬盘中拷贝至该预留...
  • 本发明涉及微处理器以及相关的加密方法。该加密方法用于加密一程序,以供用于解密与执行加密程序的一微处理器日后执行。该加密方法包括:接收关于一非加密程序的一目的文件,该非加密程序包括传统分支指令,上述传统分支指令的目标地址在该微处理器执行该...
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 一种操作系统及控制方法,该操作系统包括一电压转换器、一处理电路以及一保护器。电压转换器根据一反馈电压转换一输入电压,用以产生一输出电压。处理电路耦接电压转换器,并根据一控制信号转换输出电压,用以产生反馈电压。保护器耦接电压转换器以及处理...
  • 本发明涉及一种微处理器,其中加密的程序可变换不同片段解密用的解密密钥。该微处理器在面对加密的程序中一第一片段时解密且执行之,且解密并执行加密的密钥储存指令,以储存新一组的解密密钥。密钥储存指令执行后,微处理器用该新一组的解密密钥解密并执...
  • 一种切分器装置及其校准方法。调整误差切分器进行误差切分操作所依据的差动参考信号对,以校准切分器装置的偏移电压。
  • 具有条件指令的微处理器及其处理方法
    一个执行条件非分支指令的微处理器。该微处理器包含:一预测器,用以提供关于一条件非分支指令的预测;一指令转译器,用以:在该预测预测该条件将不会被满足时,将该条件非分支指令转译为具有条件码的一不操作微指令,其中具有条件码的不操作微指令除了使...
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 一种输出缓冲装置。钳位电路通过第一配置的晶体管对输出钳位电压。偏压电路通过第二配置的晶体管对输出偏压电压。升降沿速率控制电路依据钳位电压以及偏压电压缓冲输入信号以产生缓冲信号。
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 本申请为一种多媒体文件的播放方法与播放装置,该方法包含下列步骤:解码一多媒体文件而产生解码后的一笔原始数字音频数据;暂存解码后的该笔原始数字音频数据至一缓冲空间中;在该笔原始数字音频数据中置入一藏匿数据而形成一笔嵌有藏匿数据的原始数字音...
  • 一种提前同步选通传输的设备及其方法。该提前同步选通传输设备,用以补偿同步数据总线上的不对准,该设备包括一电阻电路、一核心时钟产生器以及一同步选通驱动器。该电阻电路用以提供一比例讯号,该比例讯号指示一提前量,以提前与一数据群组有关的一同步...
  • 一种非易失性存储器装置的操作方法,其中非易失性存储器装置的非易失性存储器模块包括至少一实体块。此操作方法包括以下步骤。将数据写入所述至少一实体块中。判断条件是否成立,其中所述条件包括所述数据的多个逻辑地址为连续且所述数据位在同一个实体块...
  • 本发明公开一种半导体装置,其包括第一绝缘层及第二绝缘层,依序设置于基底上,其中基底具有中心区域。第一绕线部及第二绕线部设置于第二绝缘层内并围绕中心区域,且分别包括由内向外排列的第一导线层、第二导线层及第三导线层,且第一导线层、第二导线层...