本发明提供一种铁路综合数字传输线路，包括两个端站和多个中间站，端站与中间站的电路结构相同。包括：连接到相邻站的传输线路通过相串联的数字用户环线模块、标准数字传输模块和收发缓存器Ａ与交叉连接网络相连接，交叉连接网络通过相串联的收发缓存器Ｂ...

本发明提供了实时高速抗干扰编码的译码器设计新方法，包括抗干扰编码的编码器和译码器，编码器和译码器的基本电路结构为逆过程，而ＦＥＣ主体电路是译码器独有的。包括：编码监督矩阵、串并变换、并串变换、初判电路、校验电路、校验比较电路和译码监督矩...