本申请实施例提供一种芯片的调频方法、芯片的调频装置和芯片，其中，芯片的调频方法包括：获取计算核的计算结果；根据计算结果判断计算核的计算性能指标；结合计算核的频率调控记录和计算性能指标调节计算核的时钟频率，频率调控记录用于记录计算核已经采...

本申请实施例提供一种信号传输电路、电路板和电子设备，其中，信号传输电路包括：串联的N级工作电路，各工作电路中包括至少一个工作芯片，第一级工作电路连接于第一系统电压，第N级工作电路连接于第二系统电压；N级信号传输供电电路，与N级工作电路一...

本发明提供了一种芯片及其制造、封装方法，该芯片包括：基板层，设置在基板层上方的中介层，还包括：第一裸片，设置在中介层上方，其基于与第一裸片的功能相匹配的第一制程工艺制成；第二裸片，设置在中介层上方，其基于与第二裸片的功能相匹配的第二制程...

本申请实施例提供一种芯片及数据处理装置，其中，芯片包括子版图区，子版图区包括在第一方向贴靠排布的第一级逻辑单元版图区和第二级逻辑单元版图区，在第二方向上第二级逻辑单元版图区的尺寸与第一级逻辑单元版图区的尺寸不相等，第一级逻辑单元版图区和...

本申请实施例提供一种芯片版图结构和芯片，其中，芯片版图结构包括：第一级逻辑单元版图区；第二级逻辑单元版图区，位于第一级逻辑单元版图区在第一方向上的一侧；第二级逻辑单元版图区在第二方向上的尺寸与第一级逻辑单元版图区在第二方向上的尺寸不相等...

本申请实施例提供一种芯片版图区和芯片，其中，芯片版图区包括：运算级版图区，运算级版图区包括扩展单元、压缩单元及中间传输单元；多个运算级版图区沿第一方向排布；运算级版图区中的扩展单元、压缩单元及中间传输单元沿第二方向排布；第一方向与第二方...

本发明提供一种计算任务处理方法及装置，该方法包括：接收计算任务，所述计算任务包括原始版本字段，执行以下处理步骤：对所述原始版本字段修改得到多个修改版本字段；基于多个所述修改版本字段，对所述计算任务执行哈希运算生成多个中间状态值，多个所述...

本申请实施例提供一种芯片及数据处理装置，其中，芯片包括子版图区，子版图区包括在第一方向贴靠排布的第一级逻辑单元版图区和第二级逻辑单元版图区，在第二方向上第二级逻辑单元版图区的尺寸与第一级逻辑单元版图区的尺寸不相等，第一级逻辑单元版图区和...

本申请实施例提供一种芯片版图结构和芯片，其中，芯片版图结构包括：第一级逻辑单元版图区；第二级逻辑单元版图区，位于第一级逻辑单元版图区在第一方向上的一侧；第二级逻辑单元版图区在第二方向上的尺寸与第一级逻辑单元版图区在第二方向上的尺寸不相等...

本申请实施例提供一种芯片版图区和芯片，其中，芯片版图区包括：运算级版图区，运算级版图区包括扩展单元、压缩单元及中间传输单元；多个运算级版图区沿第一方向排布；运算级版图区中的扩展单元、压缩单元及中间传输单元沿第二方向排布；第一方向与第二方...

本发明提供一种工作频率调整方法、装置及系统，用以在实现对芯片工作频率动态调整的基础上，降低部署成本。所述方法包括：当计算芯片运行时，监测所述计算芯片内计算模块的工作频率评分值，其中，所述计算芯片由至少两个所述计算模块串联构成；当所述计算...

本公开公开了一种基准源电路、芯片、电源及电子设备。该基准源电路包括：第一电流产生模块，用于产生与绝对温度成正比PTAT电流；第二电流产生模块，连接到所述第一电流产生模块，用于产生与绝对温度成反比CTAT电流；基准电压产生模块，分别连接到...

本发明提供一种动态锁存器。包括输入端，输出端，时钟信号端，用于提供时钟信号，时钟信号包括第一时钟信号以及第二时钟信号；数据传输单元，在所述第一时钟信号以及所述第二时钟信号控制下导通或者关闭；数据输出单元，用于暂存所述数据传输单元传输的数...

本实用新型提供一种动态D触发器、数据运算单元、芯片、算力板及计算设备。动态D触发器包括一输入端，一输出端，一时钟信号端，一第一锁存单元，一第二锁存单元，一输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述...

本实用新型提供一种动态锁存器。包括输入端，输出端，时钟信号端，用于提供时钟信号，时钟信号包括第一时钟信号以及第二时钟信号；数据传输单元，在所述第一时钟信号以及所述第二时钟信号控制下导通或者关闭；数据输出单元，用于暂存所述数据传输单元传输...

本实用新型提供一种动态锁存器，包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号端，用于提供时钟信号；一数据传输单元，在所述时钟信号控制下传输所述第一数据；一数据输出单元，用于将所述第一数据转换为所述第二数据；所...

本实用新型提供一种寄存器。包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号输入端，用于输入一时钟信号；一控制信号输入端，用于输入一控制信号；一数据传输单元及一数据输出单元串联连接在所述输入端和所述输出端之间，所...

本实用新型提供一种动态锁存器。包括输入端、输出端、时钟信号端，一数据传输单元，一数据输出单元，所述数据传输单元、所述数据输出单元依次串接在所述输入端和所述输出端之间，所述数据传输单元与所述数据输出单元之间具有一节点，且所述输入端输入的数...

本发明提供一种动态D触发器，包括一输入端，一输出端，一时钟信号端，一第一锁存单元，一第二锁存单元，一输出驱动单元；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；所述第一锁存单元与所述第二锁存...

本发明提供一种动态锁存器，包括一输入端，用于输入一第一数据；一输出端，用于输出一第二数据；一时钟信号端，用于提供时钟信号；一数据传输单元，在所述时钟信号控制下传输所述第一数据；一数据输出单元，用于将所述第一数据转换为所述第二数据；所述数...