本发明公开了一种比较型逻辑电路及与其它型逻辑电路兼容形式，基本结构为晶体管１的发射极同晶体管２的基极相接构成节点７，节点７接电阻４形成一个输入端Ｂ，晶体管２的发射极同晶体管１的基极相接构成节点６，节点６接电阻３形成另一输入端Ａ，晶体管１...

一种三态比较电路是由四只三极管和三只电阻组成，其特征在于：晶体管１和晶体管Ｔ↓［Ａ］的基极相接构成输入节点Ａ，晶体管１的发射极、晶体管２的基极、晶体管Ｔ↓［Ｂ］的发射极及电阻４的一端互相连接构成节点８，晶体管Ｔ↓［Ａ］的发射极、晶体管２...

一种三态比较电路是由四只三极管和三只电阻组成，其特征在于：晶体管１的基极同晶体管Ｔ↓［Ｃ］的基极相接构成输入Ａ，晶体管１的发射极和晶体管Ｔ↓［Ｄ］的发射极及电阻４的一端相接构成节点８，晶体管２的发射极和晶体管Ｔ↓［Ｃ］的发射极及电阻３的...

一种三态比较电路，由两个晶体管和四个电阻组成，其特征在于：体管１的发射极和晶体管２的基相接构成节点８，晶体管２的发射极同晶体管１的基极相接构成节点７，节点７和节点８接电阻３和电阻４，电阻３和电阻４的另一端接地，晶体管１和２的集电极分别接...