一种可变长度编码器，用于将由使用外部或内部方式压缩的图像信号编码装置提供的源数字码借助于第一及第二ＶＬＣ表转换成可变长度码，并用范围为自１到３１的量化参数标定来自编码装置输出数据的量，该编码装置包括：第一ＶＬＣ装置，用于使用第一ＶＬＣ表...

可变长度码解码装置，包括移位电路，提供一个窗口输出序列；位生成电路，通过采用窗口输出序列作为Ｎ位输出序列的低阶位生成Ｎ位输出序列；解码序列生成电路，响应码字长度信号，产生该两个固定长度段的一个解码输出序列；表存储装置，响应开始于解码输出...

一种通过利用频率及时间掩蔽效应自适应地编码被数字取样的音频信号的方法包括有以下步骤：将数字音频信号的频带划分成Ｐ个分波段；估算各分波段的第一信号－掩蔽比；生成与第一信号－掩蔽比保持同步的预存在其中的第ｉ－１个帧的延迟的信号－掩蔽比；提供...

对Ｎ个值的输入数符使用树状结构二进制算术编码器进行编码的方法包括：将输入数符转换成Ｍ位二进制数符；选择Ｍ个码符，各码符与所述Ｍ位二进制数符的各位相对应且表示二进制数符的不同概率模型，其中多个码符值被分成Ｍ组，第Ｋ组码符包括２↑［Ｋ－１］...

解码顺序的可变长度码字的可变长度码解码装置，包括响应窗口控制信号产生第一窗口输出序列的第一桶形移位器；响应解码码字长度产生第二窗口输出序列的第二桶形移位器；将第二窗口输出序列锁存半个时钟周期并提供其作为解码输出序列的中继电路；响应可变长...

可变长度码编码装置，用于解码序贯可变长度码字，包括第一桶形移位器，响应窗口控制信号产生第一窗口输出序列；第二桶形移位器，响应解码码字长产生第二窗口输出序列及码值；中继电路，用于使第二窗口输出序列锁存半个时钟周期并产生锁存第二窗口输出序列...

一种用于编码可变长度码（ＶＬＣ），并将其可变长度码字分段成Ｎ位段用于其传输，且如果其最后一段的长度短于Ｎ，在最后一段的最后位和一开始码之间插入具有零值的位，以表示一个码序列的开始以使该开始码的第一位是一字节的最有效位的装置，包括一字节校...

一种用于编码数字视频信号块的数字视频信号编码器首先将该数字视频信号块转换成一组具有一低及高频区的量化的变换系数并扫描该组量化的变换系数以产生第一及第二子组扫描的系数。该第一及第二子组扫描的系数被分别转换成第一及第二组的一个或多个ＲＬＣ码...

一种用于瑞得一所罗门解码器中的多项式求值器，它通过在第ｊ迭代中以α↑［－ｊ］取代ｘ来对多项式ｐ（ｘ）迭代地求值，由此提供第ｊ求值结果ｐ（α↑［－ｊ］），该求值器包括：具有Ｔ个寄存器的一个存储块，一个根输入块，一个有限域ＧＦ（２↑［ｍ］）...

一种使用在所罗门一瑞得解码器中的校正子计算装置，根据下式迭代地计算校正子Ｓｉ∶Ｓ↓［ｉ］｛…［（ｒ↓［Ｎ－１］α↑［ｉ］＋ｒ↓［Ｎ－２］）α↑［ｉ］＋ｒ↓［Ｎ－３］］α↑［ｉ］＋…＋ｒ↓［１］｝α↑［ｉ］＋ｒ。其中ｒ↓［Ｎ－ｊ］表示与符...

可变码率维特比解码器，包括：信号生成装置，按照输入码率和采样时钟生成控制信号；存储器，存储收缩编码数据；存储器控制装置，识别有效数据的信号输入其中，并按照输入时钟、采样时钟以及来自信号生成装置的控制信号生成读信号和写信号；解紧缩装置，按...

一种在里德－所罗门解码器中使用的装置，通过在第ｊ次迭代中将α↑［－（Ｎ－ｊ）］代入Ｘ中来迭代地计算多项式Ｐ（Ｘ）的值，以由此提供第ｊ个求值结果Ｐ（α↑［－（Ｎ－ｊ）］。该装置包括：具有Ｔ个寄存器的一个ＦＩＦＯ缓冲器；一个根输入块；一个乘...

一种多项式求值器，通过在第ｊ次迭代中将α↑［－（Ｎ－ｊ）］代入Ｘ来迭代地计算多项式Ｐ（Ｘ）和微分多项式Ｐ′（Ｘ）的值，以由此提供Ｐ（α↑［－（Ｎ－ｊ）］）和Ｐ′（α↑［－（Ｎ－ｊ）］），其中该求值器具有：一初始化块；一个项更新块；一多路...

一种用于对解紧缩码进行解码的韦特比解码器包括一分支量度计算单元，一相加／比较／选择单元、一路径量度网络、一残存者存储单元、一解码深度控制单元和一解码符号选择单元。解码深度控制单元通过根据这些紧缩码的码率，确定具有最低位误差率的解码深度而...

一种在Ｒｅｅｄ－Ｓｏｌｏｍｏｎ解码器中使用的装置，用于按照Ω（Ｘ）＝１＋（Ｓ↓［１］＋σ↓［１］）Ｘ＋（Ｓ↓［２］＋Ｓ↓［１］σ↓［１］＋σ↓［２］）Ｘ↑［２］＋…＋（Ｓ↓［Ｔ］＋Ｓ↓［Ｔ－１］σ↓［１］＋Ｓ↓［Ｔ－２］σ↓［２］＋…＋...

一种追溯装置，用于选择用于Ｖｉｔｅｒｂｉ解码器中的最可能的路径，该追溯装置包括一个或多于一个的处理元件，以基于一序列决定矢量进行追溯在它们之间以流水线方式连接。在每个处理单元中，在一预定周期期间延时Ｎ个决定矢量以产生１至Ｎ步延时决定矢量...

一种装置，用在里德－索洛蒙译码器中，通过递归伯利卡普算法来计算误差定位子多项式σ（Ｘ），其中σ（Ｘ）是一个第ｔ阶多项式，ｔ是一个预定的正整数，该装置包括：一个变量发生器、一个反相查找表、一个离散值计算块、一个第一ＧＦ乘法器、一个选择块、...

一种韦特比解码器中的用于执行快速同不的同步装置，包括：一相位转动器；一解紧缩单元；一位误差计数器，用于对解码数据进行卷积编码，并与来自解紧缩单元的解紧缩数据进行比较，对获得的位误差进行计数；一存储单元，用于存储经同步后的信道的码率；及一...

一种用于交错由Ｎ个数据构成具有预定交错电平Ｂ的数据流以随机化该数据流而纠错的卷积交错器，包括：输入缓冲器；存储器；地址生成单元；输出缓冲器；和控制器，并公开一种生成存储器地址的方法。在生存储器地址的方法中，垂直端数目为Ｂ－１和水平长度为...

韦特比解码器中的一相加／比较／选择（ＡＣＳ）处理器，包括有：Ｎ个处理元件；分组单元，将对应Ｎ个状态的Ｎ个处理元件分组成使用同一状态尺度和分支尺度的ｋ个单元的处理元件；多路复用器，将Ｌ（Ｌ＝２ｋ）个路径尺度多路复用成两个路径尺度，并将输出...