本申请提供一种双端口RAM的运算电路及数据冲突处理方法，包括：地址比对模块、异步写入判断模块、读写冲突判断模块以及数据选择模块；地址比对模块根据第一端口的读地址和第二端口的写地址，确定第一端口与第二端口是否访问同一地址，得到并输出第一结...

本申请提供一种伪双端口存储模块及读写冲突处理方法，包括：伪双端口存储器、第一加法器、寄存器以及第二加法器；在当前时钟周期下，所述伪双端口存储器的输入端接入待写值时，所述寄存器输出当前时钟周期的读地址至所述第一加法器、所述第二加法器以及所...