模组识别方法及终端设备技术

本发明专利技术实施例公开了一种模组识别方法及终端设备，其中，模组的第二端口和检测端口相连接的模组，在CPU的第二端口传输高电平信号和低电平信号时，模组的检测端口接收处于不同状态下的CPU的第二端口传输的信号时的输出信号，不同于将模组的第二端口与模组的检测端口不进行连接下的模组的检测端口的输出信号；这样，除根据模组的检测端口接收处于不同状态下的CPU的第二端口的传输信号时的输出信号来识别3个模组之外，还可以通过在CPU的第二端口输出高电平信号和低电平信号时，所述模组的检测端口的输出信号来识别出第四种模组，由于未增加GPIO端口，解决了现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。

【技术实现步骤摘要】
模组识别方法及终端设备
本专利技术涉及检测
，更具体地说，涉及一种模组识别方法及终端设备。
技术介绍
目前，电子产品中的器件，例如，摄像头、液晶显示屏、触摸屏等多媒体器件，都是模组化设计。电子产品中的模组可以由多个模组供应商来提供。由于不同模组供应商提供的模组的软件驱动均不相同，甚至同一模组供应商提供的不同型号的模组的软件驱动也可以不相同，这样就需要在使用模组之前对模组进行识别。现有的模组识别方法可以包括硬件身份标识ID识别。所述的硬件ID识别具体可以为：将模组和中央处理器建立连接，并将模组的一个端口作为检测端口，该检测端口需要连接中央处理器的一个GPIO（GeneralPurposeInputOutput，通用输入/输出）端口；不同的模组的检测端口可以接收所述CPU的GPIO端口传输的不同的输入信号并输出相应的信号，CPU通过读取模组的检测端口的输出信号来识别模组。由于CPU的一个GPIO端口仅包括高、低和高阻三种状态，即一个GPIO端口可以输出三种类型的信号，因此，一个GPIO端口仅能支持3个不同的模组。若需要识别3个以上的模组，则需要增加用于检测的GPIO端口，由此会造成GPIO端口资源的多度占用。
技术实现思路
有鉴于此，本专利技术实施例提供一种模组识别方法及终端设备，以解决现有方法中识别3个以上的模组时造成的GPIO端口资源的多度占用的问题。为了实现上述目的，现提出的方案如下：本专利技术实施例的第一方面提供一种模组识别方法，应用于终端设备，所述终端设备的CPU的第一端口与模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连；所述方法包括：控制所述CPU的第二端口分别输出高电平信号和低电平信号；在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组。结合本专利技术实施例的第一方面，在本专利技术实施例的第一方面的第一种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组；其中，所述第一预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。结合本专利技术实施例的第一方面，在本专利技术实施例的第一方面的第二种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组；其中，所述第二预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。结合本专利技术实施例的第一方面，在本专利技术实施例的第一方面的第三种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组；其中，所述第三预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。结合本专利技术实施例的第一方面，在本专利技术实施例的第一方面的第四种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；其中，所述第四预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。结合本专利技术实施例的第一方面的第一种实施方式、第二种实施方式或者第三种实施方式，在本专利技术实施例的第一方面的第五种实施方式中，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型识别所述模组，还包括：确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；其中，所述第四预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。在本专利技术实施例的第二方面提供一种终端设备，包括：CPU和模组，所述CPU的第一端口与所述模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连，其中，所述CPU用于控制所述CPU的第二端口分别输出高电平信号和低电平信号；在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组本文档来自技高网...

【技术保护点】
一种模组识别方法，其特征在于，应用于终端设备，所述终端设备的CPU的第一端口与模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连；所述方法包括：控制所述CPU的第二端口分别输出高电平信号和低电平信号；在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组。

【技术特征摘要】
1.一种模组识别方法，其特征在于，应用于终端设备，所述终端设备的CPU的第一端口与模组的检测端口相连，所述CPU的第二端口与所述模组的第二端口相连；所述方法包括：控制所述CPU的第二端口分别输出高电平信号和低电平信号；在所述CPU的第二端口输出高电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；在所述CPU的第二端口输出低电平信号时，分别检测所述模组的检测端口在接收到被配置为不同状态的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号；所述CPU的第一端口被配置的状态包括输入上拉状态、输入下拉状态和输入不拉状态；结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组。2.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第一预设条件，识别所述模组为所述模组检测端口接地的模组；其中，所述第一预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。3.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第二预设条件，识别所述模组为所述模组的检测端口悬空的模组；其中，所述第二预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号为高电平信号，检测到所述模组的检测端口在接收到被配置为输入下拉和输入不拉的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。4.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型，识别所述模组，包括：确定满足第三预设条件，识别所述模组为所述模组的检测端口接电源的模组；其中，所述第三预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号。5.根据权利要求1所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型识别所述模组，包括：确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；其中，所述第四预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。6.根据权利要求2-4中任意一项所述的方法，其特征在于，所述结合所述CPU的第二端口的输出信号和检测到的所述模组的检测端口的输出信号的类型识别所述模组，还包括：确定满足第四预设条件，识别所述模组为所述模组的第二端口与所述模组的检测端口相连接的模组；其中，所述第四预设条件为：所述CPU的第二端口的输出信号为高电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为高电平信号；并且，所述CPU的第二端口的输出信号为低电平信号时，检测到所述模组的检测端口在接收到被配置为输入上拉、输入下拉和输入不拉三种状态下的所述CPU的第一端口传输的信号时，所述模组的检测端口的输出信号均为低电平信号。7.一种终端设备，其特征在于，包括：CPU和模组...

【专利技术属性】
技术研发人员：王笑，
申请(专利权)人：华为终端有限公司，
类型：发明
国别省市：广东;44