一种基于时钟频率检测的芯片抗攻击系统及方法技术方案

技术编号:8656120 阅读:177 留言:0更新日期:2013-05-01 23:49
一种基于时钟频率检测的芯片抗攻击系统,包括依次电连接的频率采样电路、数据转换电路、比较器及监控器;所述频率采样电路,用于根据芯片时钟频率进行电压采样,并输出采样电压VI;所述数据转换电路,用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算,并输出均值电压信号VO;所述比较器,用于将所述输出的均值电压信号VO与基准电压VREF进行比较,并输出比较结果;监控器,用于根据比较结果判断芯片时钟频率是否发生异常,并在芯片时钟频率发生异常时发出报警信号。本发明专利技术技术方案,有效实现了对芯片时钟频率攻击的检测并及时进行报警。

【技术实现步骤摘要】

本专利技术属于集成电路设计领域,特别涉及。
技术介绍
在信息的价值越来越被人们重视的情况下,信息安全已经成为了业界讨论的热点,安全芯片在信息社会的各个领域中应用广泛,其主要功能包括对用户关键数据的安全存储、加密、解密以及身份识别等。正因为安全芯片中数据的重要性,且随着攻击技术的不断发展,故障攻击成为获取安全芯片中数据的主要攻击手段之一。故障攻击指让芯片工作在非正常工作条件下,比如异常电压、温度、时钟频率及电磁环境等,这些非正常的工作条件可能诱导芯片发生错误的行为,让芯片内部的一些安全操作失效,导致芯片采取的安全措施被旁路,进而泄漏机密数据。其中,针对芯片时钟频率的攻击是非物理攻击中最常见的一种攻击手段,然而针对该种类型的攻击目前尚还没有设计精确的芯片抗攻击系统去检测和应对该种类型的攻击。
技术实现思路
本专利技术旨在解决上述现有技术中存在的技术问题,提供一种基于时钟频率检测的芯片抗攻击系统,有效对芯片的时钟频率攻击进行检测并及时报警。本专利技术的实施例提供一种基于时钟频率检测的芯片抗攻击系统,包括依次电连接的频率采样电路、数据转换电路、比较器及监控器;所述频率采样电路,用于根据芯片时钟频率进行电压采样,并输出采样电压VI ;所述数据转换电路,用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算,并输出均值电压信号VO ;所述比较器,用于将所述输出的均值电压信号VO与基准电压VREF进行比较,并输出比较结果;监控器,用于根据比较结果判断芯片时钟频率是否发生异常,并在芯片时钟频率发生异常时发出报警信号。进一步地,所述频率采样电路包括电压源,M分频器,开关电容电路,第一电阻;所述电压源与开关电容电路的输入端相连接,开关电容电路的输出端与第一电阻的一端相连接,第一电阻的另一端接地;所述开关电容电路的输出端还通过一 RC滤波电路与数据转换电路的输入端相连接;所述芯片时钟频率经过M分频器分频后控制所述开关电容电路工作,并通过开关电容电路的输出端输出米样电压VI。进一步地,所述开关电容电路包括第一可控开关、第二可控开关、第一电容及双相不交叠时钟电路,所述电压源、第一可控开关、第二可控开关及所述第一电阻的一端依次电连接,所述第一可控开关的两端并接所述第一电容,所述双向不交叠电路的输入端与M分频器的输出端电连接,双向不交叠电路的输出端分别与第一可控开关及第二可控开关的控制端电连接;所述双向不交叠电路,用于根据M分频后的芯片时钟频率控制输出两个不交叠控制信号控制所述第一可控开关及第二可控开关交替导通。进一步地,所述数据转换电路包括模数转换器,移位寄存器,加法器,除法器及数模转换器;所述模数转换器、移位寄存器、加法器、除法器及数模转换器依次电连接;所述模数转换器的输入端与所述开关电容电路的输出端相连接,用于根据芯片时钟频率对所述采样电压VI进行模数转换;所述移位寄存器,用于根据芯片时钟频率对模数转换后的数据进行移位操作;所述加法器,用于对M次移位后的数据进行累加计算;所述除法器,用于根据分频后的芯片时钟频率对累加后的和数据进行除以M运算;所述数模转换器,用于根据分频后的芯片时钟频率对除法器计算的数据进行数模转换,并输出均值电压信号V0。进一步地,所述比较器的正向输入端与数模转换器的输出端相连接,用于接收所述均值电压信号V0,比较器的反向输入端用于加载基准电压VREF,比较器的输出端与监控器相连接,用于输出比 较结果。进一步地,所述RC滤波电路包括第二电阻及第二电容,所述第二电阻串接在所述模数转换器的输入端与所述开关电容电路的输出端之间,第二电阻与模数转换器相连接的一端还与第二电容的一端相连接,第二电容的另一端接地。本专利技术还提供一种上述基于时钟频率检测的芯片抗攻击系统的工作方法包所述工作方法包括以下步骤:控制将芯片时钟频率进行M分频,并根据芯片的时钟频率控制频率采样电路进行 Trr IrDD-Rl电压采样并输出采样电压Γ/ =-.其中,VDD为采样电路内部的电压源电压, RCK + Rl 5 M等效电阻二 —-—,fCLK为芯片的时钟频率,R1、Cl为设定值; J CLK.C.1根据芯片时钟频率控制数据转换电路对采样电压VI进行数据转换和均值计算,并输出均值电压信号VO ;比较器接收所述均值电压信号V0,并与输入的基准电压VREF进行比较,输出比较结果;监控器接收所述比较结果,判断芯片时钟频率是否发生异常,并在异常时控制输出报警信号。进一步地,所述根据芯片的时钟频率控制数据转换电路对采样电压VI进行数据转换和均值计算的具体方法包括,在芯片时钟的每一个时钟周期,控制对所述采样电压VI进行模数转换一次;在芯片时钟的每一个时钟周期,控制对所述模数转换后的数据进行一次移位操作;控制对M次移位操作后的数据进行累加运算;在芯片时钟的每一个M分频后的时钟周期,控制对累加运算后的数据进行除以M运算;在芯片时钟的每一个M分频后的时钟周期,控制对除以M运算后的数据进行数模转换,并输出转后的均值电压V0。优选地,比较器接收所述均值电压信号V0,并与输入的基准电压VREF进行比较,且当VO彡VREF时,比较器输出高电平信号;当VO < VREF时,比较器输出低电平信号。进一步地,监控器接收比较器输出的电平信号,并与预设电平信号进行比较,当监控器接收的电平信号与其预设电平信号不一致时,发出报警信号进行报警。以上所述技术方案,整个时钟频率检测电路由频率采样电路、数据转换电路和比较器组成,通过频率采样电路的采样,数据转换电路的分析处理,通过将分析后的结果进行比较,根据比较结果对芯片的时钟频率进行监测,可及时发现系统时钟频率的异常,并向系统发出警告,有效实现了对芯片时钟频率攻击的检测并及时进行报警。附图说明图1是本专利技术一种基于时钟频率检测的芯片抗攻击系统电路结构示意图;图2是本专利技术的芯片抗攻击系统电路种的各种信号示意图;图3是本专利技术一种基于时钟频率检测的芯片抗攻击系统的工作流程图。具体实施例方式为了使本专利技术所解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本专利技术进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本专利技术,并不用于限定本专利技术。根据图1所示,本专利技术提供的一种基于时钟频率检测的芯片抗攻击系统的实施例包括依次电连接的频率采样电路10、数据转换电路20、比较器30及监控器40 ;所述频率采样电路10,用于根据芯片时钟CLK的频率进行电压采样,并输出采样电压VI ;所述数据转换电路20,用于根据芯片时钟CLK的频率对频率采样电路的采样电压VI进行数据转换和均值计算,并输出均值电压信号VO ;所述比较器30,用于将所述输出的均值电压信号VO与基准电压VREF进行比较,并输出比较结果;监控器40,用于根据比较结果判断芯片时钟CLK的频率是否发生异常,并在芯片时钟CLK的频率发生异常时发出报警信号。进一步地,所述频率采样电路10包括一个自身带有的电压源VDD,M分频器12,开关电容电路11及第一电阻Rl ;所述电压源VDD与开关电容电路11的输入端相连接,开关电容电路11的输出端与第一电阻Rl的一端相连接,第一电阻Rl的另一端接地;所述开关电容电路11的输出端还与数据转换电路12的输入本文档来自技高网...

【技术保护点】
一种基于时钟频率检测的芯片抗攻击系统,其特征在于:包括依次电连接的频率采样电路、数据转换电路、比较器及监控器;所述频率采样电路,用于根据芯片时钟频率进行电压采样,并输出采样电压VI;所述数据转换电路,用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算,并输出均值电压信号VO;所述比较器,用于将所述输出的均值电压信号VO与基准电压VREF进行比较,并输出比较结果;监控器,用于根据比较结果判断芯片时钟频率是否发生异常,并在芯片时钟频率发生异常时发出报警信号。

【技术特征摘要】
1.一种基于时钟频率检测的芯片抗攻击系统,其特征在于:包括依次电连接的频率采样电路、数据转换电路、比较器及监控器; 所述频率采样电路,用于根据芯片时钟频率进行电压采样,并输出采样电压VI ; 所述数据转换电路,用于根据芯片时钟频率对频率采样电路的采样电压VI进行数据转换和均值计算,并输出均值电压信号VO ; 所述比较器,用于将所述输出的均值电压信号VO与基准电压VREF进行比较,并输出比较结果; 监控器,用于根据比较结果判断芯片时钟频率是否发生异常,并在芯片时钟频率发生异常时发出报警信号。2.根据权利要求1所述的基于时钟频率检测的芯片抗攻击系统,其特征在于:所述频率采样电路包括电压源,M分频器,开关电容电路,第一电阻; 所述电压源与开关电容电路的输入端相连接,开关电容电路的输出端与第一电阻的一端相连接,第一电阻的另一端接地; 所述开关电容电路的输出端还通过一 RC滤波电路与数据转换电路的输入端相连接;所述芯片时钟频率经过M分频器分频后控制所述开关电容电路工作,并通过开关电容电路的输出端输出米样电压VI。3.根据权利要求2所述的基于时钟频率检测的芯片抗攻击系统,其特征在于:所述开关电容电路包括第一可控开关、第二可控开关、第一电容及双相不交叠时钟电路,所述电压源、第一可控开关、第二可控开关及所述第一电阻的一端依次电连接,所述第一可控开关的两端并接所述第一电容,所述双向不交叠电路的输入端与M分频器的输出端电连接,双向不交叠电路的输出端分别与第一可控开关及第二可控开关的控制端电连接; 所述双向不交叠电路,用于根据M分频后的芯片时钟频率控制输出两个不交叠控制信号控制所述第一可控开关及第二可控开关交替导通。4.根据权利要求3所述的基于时钟频率检测的芯片抗攻击系统,其特征在于:所述数据转换电路包括模数转换器,移位寄存器,加法器,除法器及数模转换器; 所述模数转换器、移位寄存器、加法器、除法器及数模转换器依次电连接; 所述模数转换器的输入端与所述开关电容电路的输出端相连接,用于根据芯片时钟频率对所述采样电压VI进行模数转换; 所述移位寄存器,用于根据芯片时钟频率对模数转换后的数据进行移位操作; 所述加法器,用于对M次移位后的数据进行累加计算; 所述除法器,用于根据分频后的芯片时钟...

【专利技术属性】
技术研发人员:王新亚吴晓勇
申请(专利权)人:深圳国微技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1