动态系统重新配置技术方案

在一些实施例中，要用来执行包括多个处理器核心的系统的动态硬件重新配置的系统重新配置代码和数据被缓存，并且在动态硬件重新配置期间的任何直接或间接存储器访问被阻止。所述多个处理器核心中的一个执行所缓存的系统重新配置代码和数据以便动态地对硬件进行重新配置。描述了并要求保护其他实施例。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术总体上涉及动态系统重新配置。
技术介绍
随着引入能够构建大型多处理器(MP)系统(例如，具有1 个插座)的可伸缩快速通道互联(QPI)服务器，系统的重新配置变得非常复杂。存储器控制器被集成到每个处理器插座中。此外，在未来，其他部件(例如IO根复合体、IO设备……)可能被集成到一个或更多处理器插座中。这进一步增加了地址路由的复杂性。诸如处理器热插拔和输入/输出中心(IOH)热插拔、存储器迁移、CPU迁移……等的可靠性、可用性和可服务性(RAS)特征被添加到特征列表。在该附加的复杂性和新特征的情况下，在硬件中实现动态系统重新配置解决方案是非常复杂的并且开发和验证非常昂贵。目前使用系统管理中断(SMI)实现RAS操作(尤其是在运行时影响系统重新配置的操作)，其中，SMI汇集所有的处理器，执行QPI代理(例如处理器，IOH等)的停顿 (quiesce)，并且对系统配置(例如QPI路由、地址解码器等)进行重新编程。然而，不管 QPI互连的链路特性如何，都必须原子地进行对所有QPI代理(处理器，IO中心……)的改变以防止误路由的数据业务。当该重新配置由自身在一致性存储器外部执行的SMI代码执行时，这会引起特殊挑战，所述SMI代码在一致性存储器外部执行在QPI路由改变期间是不能容忍的。还要注意，SMI操作是对OS(操作系统)透明的，并且因此需要将SMI延迟保持最小(通常为数百微秒的量级)以进行可靠的系统操作。附图说明通过下面给出的详细描述和本专利技术的一些实施例的附图将更全面地理解本专利技术， 然而，这些详细描述和附图不应当用于将本专利技术限制到所描述的特定实施例，而是仅用于解释和理解。图1说明了根据本专利技术的一些实施例的系统。图2说明了根据本专利技术的一些实施例的系统。图3说明了根据本专利技术的一些实施例的系统。图4说明了根据本专利技术的一些实施例的流程。图5说明了根据本专利技术的一些实施例的流程。图6说明了根据本专利技术的一些实施例的流程。图7说明了根据本专利技术的一些实施例的流程。图8说明了根据本专利技术的一些实施例的系统。图9说明了根据本专利技术的一些实施例的系统。图10说明了根据本专利技术的一些实施例的流程。图11说明了根据本专利技术的一些实施例的流程。具体实施例方式本专利技术的一些实施例涉及动态系统重新配置。图1说明了根据一些实施例的系统100。在一些实施例中，系统100包括多个处理器和/或中央处理单元(CPU)，包括例如CPUO 102、CPUl 104、CPU2 106禾口 CPU3 108。在一些实施例中，系统100附加地包括多个存储器，包括例如存储器112、存储器114、存储器 116和存储器118。在一些实施例中，处理器102、104、106和108的每一个具有存储器控制器。在一些实施例中，系统100附加地包括一个或多个输入/输出中心(IOH)，包括例如 IOHO 122和IOHl 124。在一些实施例中，IOHl IM耦合到快速PCI总线132和/或快速 PCI总线134，和/或IOHO 122耦合到快速PCI总线136、快速PCI总线138和/或输入/ 输出控制器中心(ICH) 140。在一些实施例中，处理器102、104、106和108以及IOH 122和 IOH IM通过多个链路和/或互连耦合在一起。在一些实施例中，耦合处理器102、104、106 和108以及IOHO 122和IOHl 124的链路和/或互连是多个一致性链路，例如在一些实施例中，是快速通道互联(QPI)链路和/或多个通用系统接口(CSI)链路。在一些实施例中，系统100是四插座基于QPI的系统。在一些实施例中，使用英特尔QPI链路连接QPI部件(例如，处理器插座和/或I/O中心)并且通过英特尔QPI端口控制QPI部件。在一些实施例中，使用源地址解码器(SAD)和路由器(RTA)来使得能够在 QPI部件之间进行通信。源地址解码器(SAD)解码对特定节点地址的带内地址访问。QPI 路由器在QPI部件中路由业务以及将业务路由到其他QPI部件。根据一些实施例，QPI平台需要系统中的所有源地址解码器和路由器被相同地编程以防止业务的误路由。在引导操作期间，可以在任何控制被移交给操作系统(0 之前在基本输入/输出系统￠10 中完成该编程。在一些实施例中，在系统被引导到OS之后，可靠性、可用性和可服务性(RAQ事件能够改变系统配置。例如，RAS事件包括诸如以下的操作处理器添加、处理器移除、IOH添力口、IOH移除、存储器添加、存储器移动、存储器迁移、存储器镜像、存储器备用、处理器热插拔、存储器热插拔、热插拔插座、热插拔Ι0Η(Ι/0中心)，域分区等。这些和其他类型的RAS 事件需要QPI部件在OS继续运行时被动态编程。它们需要在OS运行时动态地改变系统。 由于SAD和路由器在所有时间都被相同编程的要求，这些RAS操作需要“原子地”进行对QPI 配置的任何更新(即，当重新配置QPI时必须没有一致性业务在进行)。此外，由于在这些 RAS事件期间OS继续运行，因此需要在窄时间窗口(例如，通常是数百微秒量级)内完成重新配置以防止OS超时。高端RAS特征，例如，热插拔插座、热插拔处理器、热插拔存储器、热插拔I/O中心 (Ι0Η)、存储器的热插拔、I/O芯片组的热插拔，I/O控制器中心(ICH)的热插拔、处理器的在线/离线、存储器的在线/离线、I/O芯片组的在线/离线、I/O控制器中心(ICH)的在线/ 离线、存储器迁移、存储器镜像、处理器(和/或CPU)迁移、域分区等，是高端关键任务多处理器服务器平台的关键区别。基于诸如QPI的链路的服务器和/或多处理器平台被设计为允许诸如这些的高端RAS特征。如上所提及的，对基于QPI的系统中的这些RAS流的共同要求是需要在所有的QPI代理上(例如，在所有的处理器和I/O中心上)原子地更新QPI 配置(例如，QPI路由改变、源地址解码器改变、广播列表等)。除了要是原子的，还需要以OS透明的方式进行这些改变，而不影响正在运行的OS。根据一些实施例，系统管理模式(SMM)用于使用系统管理中断(SMI)来完成路由改变。 传统的SMI代码执行在存储器外部运行，所述存储器可以位于系统中的任何QPI插座上。然而，如果不在重新配置期间阻止存储器访问，那么在QPI配置改变期间的存储器访问导致可能误路由的分组并且损害系统的完整性。此外，由于OS实时访问的期望，SMI延迟被限制为数百微秒的量级。根据一些实施例，以原子的方式执行动态QPI系统重新配置(即，当重新配置正在进行时没有诸如存储器访问的一致性业务发生)，并且动态QPI系统重新配置满足操作系统/虚拟存储器管理器(OS/VMM)实时响应要求。图2说明了根据一些实施例的系统200。在一些实施例中，系统200包括多个处理器和/或中央处理单元(CPU)，包括例如CPUO 202、CPUl 204、CPU2 206和CPU3 208。在一些实施例中，系统200附加地包括多个存储器，包括例如存储器212、存储器214、存储器 216和存储器218。在一些实施例中，处理器202、204、206和208的每一个具有存储器控制器。在一些实施例中，系统200附加地包括一个或多个输入/输出中心(IOH)，包括例如 IOHO本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：M·K·纳奇姆苏，M·J·库马尔，CC·王，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：