一种阵列基板、显示面板及显示装置制造方法及图纸

本公开提供的一种阵列基板、显示面板及显示装置，通过将每个多路分配器中的开关晶体管均采用栅极开叉设计，相对于现有技术中的多路分配器可以压缩在第一方向所占空间。将各多路分配器的开关晶体管排列在沿第二方向延伸的至少两行中，可以压缩多路分配器在第二方向所占空间。并且，将至少两行开关晶体管在沿着第一方向上交错排布，可以方便与开关晶体管连接的数据线和信号输入线的布线。因此，本发明专利技术实施例提供的上述阵列基板中，多路分配器组件可以压缩较大空间，减小多路分配器组件所占面积，有利于实现窄边框设计。

An Array Substrate, Display Panel and Display Device

【技术实现步骤摘要】
一种阵列基板、显示面板及显示装置
本专利技术涉及显示
，尤指一种阵列基板、显示面板及显示装置。
技术介绍
为了提高显示装置的显示效果，越来越多的人开始将注意力投向显示装置的窄边框设计，尤其是对于用于大屏幕户外显示的拼接屏，窄边框显示装置可以有效降低拼接屏中拼接缝的宽度，显著提高整体的显示效果。现有技术对于窄边框显示器的制作通常时通过压缩边框处的元件尺寸的方式，这样不仅压缩比例有限，而且会提高工艺的要求，降低生产良率，同时产品的性能也会受到一定的影响。因此，如何在保持原有的下边框处各元件性能的情况下，压缩下边框处的尺寸达到窄边框的效果，是本领域亟需解决的技术问题。
技术实现思路
本专利技术实施例提供一种阵列基板、显示面板及显示装置，用以压缩边框尺寸。本专利技术实施例提供了一种阵列基板，所述阵列基板分为显示区和包围所述显示区的非显示区，所述显示区包括沿第一方向延伸的多条数据线，所述非显示区包括多路分配器组件；所述多路分配器组件包括：多个多路分配器，以及至少两条选择信号线；每个所述多路分配器包括与各所述选择信号线一一对应的多个开关晶体管；在每个所述多路分配器中，各所述开关晶体管的栅极均具有与对应的所述选择信号线电连接的至少两个子栅部，各所述开关晶体管的第一电极与一一对应的一条所述数据线电连接，各所述开关晶体管的第二电极与同一条信号输入线电连接；各所述多路分配器中包含的开关晶体管排列形成沿第二方向延伸的至少两行开关晶体管，且在沿着所述第一方向上，所述至少两行开关晶体管交错排布。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，具有分叉结构的栅极包括：第一子栅部和第二子栅部；所述第一子栅部和所述第二子栅部在靠近所述选择信号线的端部通过第一连接线串联后与所述选择信号线电连接。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，每个所述开关晶体管的第一电极位于所述第一子栅部和所述第二子栅部之间的区域，且与所述第一子栅部和第二子栅部具有相同的距离；每个所述开关晶体管的第二电极包括：第一子电极部和第二子电极部；所述第一子电极部位于所述第一子栅部远离所述第一电极的一侧，所述第二子电极部位于所述第二子栅部远离所述第一电极的一侧；所述第一子电极部和所述第二子电极部在靠近所述信号输入线的端部通过第二连接线串联后与所述信号输入线电连接。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述选择信号线为三个；每个所述多路分配器包括三个所述开关晶体管；每个所述多路分配器包含的三个所述开关晶体管呈品字形排列；且全部所述开关晶体管分别排列在两行内。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，每行内的各所述开关晶体管之间的有源层相互断开；排列在远离所述选择信号线的第一行内的各所述开关晶体管之间具有第一间隙，排列在临近所述选择信号线的第二行内的各所述开关晶体管之间具有第二间隙；与所述第二行内的各所述开关晶体管电连接的数据线在所述第一间隙处设置绕线；与所述第一行内的各所述开关晶体管电连接的所述第一连接线在所述第二间隙处设置绕线。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述多路分配器分为在所述第二方向交替排列的第一多路分配器和第二多路分配器；所述第一多路分配器包含位于所述第一行的一个所述开关晶体管，和位于所述第二行的两个所述开关晶体管；位于所述第一行的一个所述开关晶体管的第一子电极部与位于所述第二行的一个所述开关晶体管的第二子电极部串联，位于所述第一行的一个所述开关晶体管的第二子电极部与位于所述第二行的另一个所述开关晶体管的第一子电极部串联，位于所述第二行的两个所述开关晶体管的第一子电极部和第二子电极部之间通过所述第二连接线串联后与所述信号输入线电连接；所述第二多路分配器包含位于所述第一行的两个所述开关晶体管，和位于所述第二行的一个所述开关晶体管；位于所述第一行的一个所述开关晶体管的第一子电极部和第二子电极部之间通过所述第二连接线串联后，与位于所述第二行的一个所述开关晶体管的第一子电极部串联；位于所述第一行的另一个所述开关晶体管的第一子电极部和第二子电极部之间通过所述第二连接线串联后，与位于所述第二行的一个所述开关晶体管的第二子电极部串联后与所述信号输入线电连接。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述选择信号线为两个；每个所述多路分配器包括两个所述开关晶体管；每个所述多路分配器包含的两个所述开关晶体管相对于所述数据线的延伸方向呈斜线排列；且全部所述开关晶体管分配排列在两行内。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，具有所述多路分配器组件的所述非显示区的至少部分边缘为曲边、圆角、倒角或切口。在一种可能的实现方式中，在本专利技术实施例提供的上述阵列基板中，所述非显示区还包括多条扇出走线；所述信号输入线为所述扇出走线。另一方面，本专利技术实施例还提供了一种显示面板，包括本专利技术实施例提供的上述阵列基板。另一方面，本专利技术实施例还提供了一种显示装置，包括本专利技术实施例提供的上述显示面板。本专利技术有益效果如下：本专利技术实施例提供的一种阵列基板、显示面板及显示装置，通过将每个多路分配器中的开关晶体管均采用栅极开叉设计，相对于现有技术中的多路分配器可以压缩在第一方向所占空间。将各多路分配器的开关晶体管排列在沿第二方向延伸的至少两行中，可以压缩多路分配器在第二方向所占空间。并且，将至少两行开关晶体管在沿着第一方向上交错排布，可以方便与开关晶体管连接的数据线和信号输入线的布线。因此，本专利技术实施例提供的上述阵列基板中，多路分配器组件可以压缩较大空间，减小多路分配器组件所占面积，有利于实现窄边框设计。附图说明图1为现有技术中显示面板的结构示意图；图2为现有技术中多路分配器的一种结构示意图；图3为本专利技术实施例提供的阵列面板中多路分配器组件的开关晶体管一种结构示意图；图4为本专利技术实施例提供的阵列面板中多路分配器组件的一种结构示意图；图5为本专利技术实施例提供的阵列面板中多路分配器组件的另一种结构示意图；图6为本专利技术实施例提供的显示面板的结构示意图；图7为本专利技术实施例提供的显示装置的结构示意图。具体实施方式目前，显示有的阵列基板中，在一侧的非显示区例如下边框(border)处，如图1所示，一般会包括：多路分配器组件Demux、测试开关组件VTSW、数据信号扇区走线FanoutA、驱动芯片IC和柔性电路板焊盘FPCPad等元件。多路分配器组件Demux包括多个多路分配器01和至少两条选择信号线SW，图2示出了一个多路分配器01与两条选择信号线SW1和SW2的一种连接方式，多路分配器01包括：与选择信号线SW1对应电连接的开关晶体管T1，与选择信号线SW2对应电连接的开关晶体管T2，每个开关晶体管T1(T2)的栅极与对应的选择信号线SW1(SW2)电连接，第一电极(一般为源极)与对应的数据线D1(D2)电连接，第二电极(一般为漏极)与同一条信号输入线S1电连接。信号输入线S1一般电连接扇出走线和测试信号线。上述多路分配器01的结构，在y方向占用较大的空间，不利于窄边框设计。针对现有技术中多路分配器结构占用较大空间的问题，本专利技术实施例提供了一种阵列基板、显示面板及显示装置。为了使本专利技术的本文档来自技高网...

【技术保护点】
1.一种阵列基板，其特征在于，所述阵列基板分为显示区和包围所述显示区的非显示区，所述显示区包括沿第一方向延伸的多条数据线，所述非显示区包括多路分配器组件；所述多路分配器组件包括：多个多路分配器，以及至少两条选择信号线；每个所述多路分配器包括与各所述选择信号线一一对应的多个开关晶体管；在每个所述多路分配器中，各所述开关晶体管的栅极均具有与对应的所述选择信号线电连接的至少两个子栅部，各所述开关晶体管的第一电极与一一对应的一条所述数据线电连接，各所述开关晶体管的第二电极与同一条信号输入线电连接；各所述多路分配器中包含的开关晶体管排列形成沿第二方向延伸的至少两行开关晶体管，且在沿着所述第一方向上，所述至少两行开关晶体管交错排布。

【技术特征摘要】
1.一种阵列基板，其特征在于，所述阵列基板分为显示区和包围所述显示区的非显示区，所述显示区包括沿第一方向延伸的多条数据线，所述非显示区包括多路分配器组件；所述多路分配器组件包括：多个多路分配器，以及至少两条选择信号线；每个所述多路分配器包括与各所述选择信号线一一对应的多个开关晶体管；在每个所述多路分配器中，各所述开关晶体管的栅极均具有与对应的所述选择信号线电连接的至少两个子栅部，各所述开关晶体管的第一电极与一一对应的一条所述数据线电连接，各所述开关晶体管的第二电极与同一条信号输入线电连接；各所述多路分配器中包含的开关晶体管排列形成沿第二方向延伸的至少两行开关晶体管，且在沿着所述第一方向上，所述至少两行开关晶体管交错排布。2.如权利要求1所述的阵列基板，其特征在于，具有分叉结构的栅极包括：第一子栅部和第二子栅部；所述第一子栅部和所述第二子栅部在靠近所述选择信号线的端部通过第一连接线串联后与所述选择信号线电连接。3.如权利要求2所述的阵列基板，其特征在于，每个所述开关晶体管的第一电极位于所述第一子栅部和所述第二子栅部之间的区域，且与所述第一子栅部和第二子栅部具有相同的距离；每个所述开关晶体管的第二电极包括：第一子电极部和第二子电极部；所述第一子电极部位于所述第一子栅部远离所述第一电极的一侧，所述第二子电极部位于所述第二子栅部远离所述第一电极的一侧；所述第一子电极部和所述第二子电极部在靠近所述信号输入线的端部通过第二连接线串联后与所述信号输入线电连接。4.如权利要求3所述的阵列基板，其特征在于，所述选择信号线为三个；每个所述多路分配器包括三个所述开关晶体管；每个所述多路分配器包含的三个所述开关晶体管呈品字形排列；且全部所述开关晶体管分别排列在两行内。5.如权利要求4所述的阵列基板，其特征在于，每行内的各所述开关晶体管之间的有源层相互断开；排列在远离所述选择信号线的第一行内的各所述开关晶体管之间具有第一间隙，排列在临近所述选择信号线的第二行内的各所述开关晶体管之间具有第二间隙；...

【专利技术属性】
技术研发人员：顾家昌，彭涛，袁山富，
申请(专利权)人：武汉天马微电子有限公司，
类型：发明
国别省市：湖北,42