显示面板、显示装置和栅驱动电路及其驱动方法制造方法及图纸

本发明专利技术公开了一种显示面板、显示装置和栅驱动电路及其驱动方法，其中，栅驱动电路中每行GOA单元均包括依次连接的启动子单元、输出子单元和输出端，且第1行GOA单元，其启动子单元连接启动信号、第一第二控制信号和恒压电位，输出子单元连接第一电源信号；其他任一行GOA单元，其启动子单元连接启动信号、第一第二控制信号和上一行GOA单元的输出端，输出子单元连接第一电源信号、上一行GOA单元的输出子单元和下一行GOA单元的输出端，偶数行输出子单元连接第二时钟信号，奇数行连接第一时钟信号；通过第一控制信号、第二控制信号和启动信号可实现对栅驱动电路扫描的启动或停止进行控制，使像素阵列处于不同的显示状态。

Display Panel, Display Device and Gate Driving Circuit and Its Driving Method

【技术实现步骤摘要】
显示面板、显示装置和栅驱动电路及其驱动方法
本专利技术涉及显示领域，具体涉及一种栅驱动电路、一种栅驱动电路的驱动方法、一种显示面板和一种显示装置。
技术介绍
伴随着手机行业的发展，传统的功能性手机仅有的通讯功能已经无法满足现在人们对手机的要求，人们对手机的音频、视频显示增加了许多新的需求，这就需要手机显示屏在满足显示需求的同时不影响其他性能。目前的手机显示屏均采用GOA(GatedriverOnArray，阵列基板行驱动)的方案进行设计，然而该GOA方案不具备任意节点启停的功能，在GOA结构中，晶体管的栅极只能固定从第1行开始逐行打开，完成像素充电后再逐行关闭，这样的设计只能支持整屏同时驱动扫描，没办法只打开整屏的一部分晶体管的栅极进行局部显示。为解决上述问题，相关技术中提出基于现有GOA设计方案，在非显示区主机Host端送黑画面。该技术虽然能够实现局部显示，但GOA仍然保持全部驱动，这不仅导致GOA资源大量浪费，而且会增加能耗。
技术实现思路
本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的一个目的在于提出一种栅驱动电路，该栅驱动电路能够使像素阵列处于不同的显示状态，从而实现了显示装置的局部显示，且功耗低。本专利技术的第二个目的在于提出一种栅驱动电路的驱动方法。本专利技术的第三个目的在于提出一种显示面板。本专利技术的第四个目的在于提出一种显示装置。为达到上述目的，本专利技术的第一方面实施例提出了一种栅驱动电路，用于驱动像素阵列，所述栅驱动电路包括级联的多个GOA单元，每行GOA单元均包括依次连接的启动子单元、输出子单元和输出端，其中，第1行GOA单元，其启动子单元还分别连接启动信号、第一控制信号、第二控制信号和恒压电位，输出子单元还分别连接第一时钟信号和第一电源信号；第n+1行GOA单元，其启动子单元还分别连接所述启动信号、所述第一控制信号、所述第二控制信号和第n行GOA单元的输出端，输出子单元还分别连接所述第一电源信号、所述第n行GOA单元的输出子单元和第n+2行GOA单元的输出端，其中，n为大于0的整数，n为奇数时，所述第n+1行GOA单元的输出子单元还连接所述第二时钟信号，n为偶数时，所述第n+1行GOA单元的输出子单元还连接所述第一时钟信号；其中，通过所述第一控制信号、所述第二控制信号和所述启动信号对所述栅驱动电路扫描的启动或停止进行控制，以使所述像素阵列处于不同的显示状态。根据本专利技术实施例的栅驱动电路，通过第一控制信号、第二控制信号和启动信号对栅驱动电路扫描的启动或停止进行控制，能够使像素阵列处于不同的显示状态，从而实现了显示屏的局部显示，且功耗低。另外，根据本专利技术实施例的栅驱动电路还可以具有如下附加技术特征：在本专利技术的一个实施例中，每个输出子单元均包括：第一薄膜晶体管，其栅极连接其漏极；第二薄膜晶体管，其栅极连接所述第一薄膜晶体管的源极，并形成第一节点，漏极连接所述第一时钟信号/所述第二时钟信号，源极作为当前行GOA单元的输出端；第三薄膜晶体管，其栅极连接下一行GOA单元的输出端，源极连接所述第一节点，漏极连接所述第一电源信号；第四薄膜晶体管，其栅极连接所述下一行GOA单元的输出端，源极连接所述第二薄膜晶体管的源极，漏极连接所述第一电源信号。在本专利技术的一个实施例中，每个启动子单元均包括启动薄膜晶体管和扫描薄膜晶体管，其中，所述第1行GOA单元的启动子单元，其启动薄膜晶体管的栅极连接所述第二控制信号，漏极连接所述启动信号，源极连接对应的第一薄膜晶体管的栅极，其扫描薄膜晶体管的栅极连接所述第一控制信号，漏极连接所述恒压电位，源极连接对应的第一薄膜晶体管的栅极；所述第n+1行GOA单元的启动子单元，其启动薄膜晶体管的栅极连接所述第一控制信号，漏极连接所述启动信号，源极连接对应的第一薄膜晶体管的栅极，其扫描薄膜晶体管的栅极连接所述第二控制信号，漏极连接所述第n行GOA单元的输出端，源极连接对应的第一薄膜晶体管的栅极。在本专利技术的一个实施例中，所述第一时钟信号和所述第二时钟信号的相位相差二分之一周期。根据本专利技术的一个实施例，所述恒压电位为恒压低电位，所述第一电源信号为低电平信号。为达到上述目的，本专利技术的第二方面实施例提出了一种栅驱动电路的驱动方法，应用于如上述实施例中所述的栅驱动电路，其特征在于，包括以下步骤：获取所述像素阵列的显示需求；根据所述显示需求调节所述第一控制信号、所述第二控制信号和所述启动信号，以对所述栅驱动电路扫描的启动或停止进行控制。根据本专利技术实施例的栅驱动电路的驱动方法，根据像素阵列的显示需求调节第一控制信号、第二控制信号和启动信号，以对栅驱动电路扫描的启动或停止进行控制，由此，能够实现像素阵列的局部显示，且功耗低。另外，根据本专利技术实施例的栅驱动电路的驱动方法还可以具有如下附加技术特征：在本专利技术的一个实施例中，所述显示需求为使所述像素阵列处于第一显示状态时，所述栅驱动电路从第1行开始逐行进行扫描，其中，所述第一控制信号为低电平、所述第二控制信号为高电平，拉高所述启动信号以开启第1行GOA单元扫描。在本专利技术的一个实施例中，所述显示需求为使所述像素阵列处于第二显示状态时，所述栅驱动电路从第n+1行开始逐行进行扫描，其中，第一阶段，所述第一控制信号为低电平、所述第二控制信号为高电平，所述启动信号为低电平；第二阶段，拉高所述启动信号以开启第n+1行GOA单元扫描，并拉高所述第一控制信号、拉低所述第二控制信号，且保持与拉高所述启动信号相同的时间；第三阶段，所述第一控制信号恢复至低电平、所述第二控制信号恢复至高电平，所述启动信号恢复至低电平。在本专利技术的一个实施例中，所述显示需求为使所述像素阵列处于第三显示状态时，所述栅驱动电路从第m行停止扫描，m为大于n的整数，其中，第一阶段，所述栅驱动电路从第n行开始逐行进行扫描；第二阶段，第m-1行GOA单元的输出端输出高电平时，拉高所述第一控制信号、拉低所述第二控制信号，且保持与所述第m-1行GOA单元的输出端输出高电平相同的时间；第三阶段，所述第一控制信号恢复至低电平、所述第二控制信号恢复至高电平。为达到上述目的，本专利技术的第三方面实施例提出了一种显示面板，包括像素阵列和如上述实施例中所述的栅驱动电路，其中，所述栅驱动电路用于驱动所述像素阵列。根据本专利技术实施例的显示面板，采用上述实施例中的栅驱动电路，通过对任一行GOA单元的扫描启动或停止控制，能够实现显示面板的局部显示，且功耗低。为达到上述目的，本专利技术的第四方面实施例提出了一种显示装置，包括壳体和如上述实施例中的显示面板，其中，所述显示面板设置在所述壳体中。根据本专利技术实施例的显示装置，采用上述实施例中的显示面板，能够实现显示装置的局部显示，且功耗低。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到。附图说明图1是本专利技术实施例的栅驱动电路的的结构框图；图2是本专利技术实施例的栅驱动电路的拓扑图；图3是本专利技术实施例的栅驱动电路第1行启动扫描的时序图；图4是本专利技术实施例的栅驱动电路第n+1行启动扫描的时序图；图5是本专利技术实施例的栅驱动电路第m行停止扫描的时序图；图6是本专利技术实施例的栅驱动电路的驱动方法的流程图；图7是本专利技术实施例的显示面板的结构框图本文档来自技高网...

【技术保护点】
1.一种栅驱动电路，用于驱动像素阵列，其特征在于，所述栅驱动电路包括级联的多个GOA单元，每行GOA单元均包括依次连接的启动子单元、输出子单元和输出端，其中，第1行GOA单元，其启动子单元还分别连接启动信号、第一控制信号、第二控制信号和恒压电位，输出子单元还分别连接第一时钟信号和第一电源信号；第n+1行GOA单元，其启动子单元还分别连接所述启动信号、所述第一控制信号、所述第二控制信号和第n行GOA单元的输出端，输出子单元还分别连接所述第一电源信号、所述第n行GOA单元的输出子单元和第n+2行GOA单元的输出端，其中，n为大于0的整数，n为奇数时，所述第n+1行GOA单元的输出子单元还连接所述第二时钟信号，n为偶数时，所述第n+1行GOA单元的输出子单元还连接所述第一时钟信号；其中，通过所述第一控制信号、所述第二控制信号和所述启动信号用于对所述栅驱动电路扫描的启动或停止进行控制，以使所述像素阵列处于不同的显示状态。

【技术特征摘要】
1.一种栅驱动电路，用于驱动像素阵列，其特征在于，所述栅驱动电路包括级联的多个GOA单元，每行GOA单元均包括依次连接的启动子单元、输出子单元和输出端，其中，第1行GOA单元，其启动子单元还分别连接启动信号、第一控制信号、第二控制信号和恒压电位，输出子单元还分别连接第一时钟信号和第一电源信号；第n+1行GOA单元，其启动子单元还分别连接所述启动信号、所述第一控制信号、所述第二控制信号和第n行GOA单元的输出端，输出子单元还分别连接所述第一电源信号、所述第n行GOA单元的输出子单元和第n+2行GOA单元的输出端，其中，n为大于0的整数，n为奇数时，所述第n+1行GOA单元的输出子单元还连接所述第二时钟信号，n为偶数时，所述第n+1行GOA单元的输出子单元还连接所述第一时钟信号；其中，通过所述第一控制信号、所述第二控制信号和所述启动信号用于对所述栅驱动电路扫描的启动或停止进行控制，以使所述像素阵列处于不同的显示状态。2.如权利要求1所述的栅驱动电路，其特征在于，每个输出子单元均包括：第一薄膜晶体管，其栅极连接其漏极；第二薄膜晶体管，其栅极连接所述第一薄膜晶体管的源极，并形成第一节点，漏极连接所述第一时钟信号/所述第二时钟信号，源极作为当前行GOA单元的输出端；第三薄膜晶体管，其栅极连接下一行GOA单元的输出端，源极连接所述第一节点，漏极连接所述第一电源信号；第四薄膜晶体管，其栅极连接所述下一行GOA单元的输出端，源极连接所述第二薄膜晶体管的源极，漏极连接所述第一电源信号。3.如权利要求2所述的栅驱动电路，其特征在于，每个启动子单元均包括启动薄膜晶体管和扫描薄膜晶体管，其中，所述第1行GOA单元的启动子单元，其启动薄膜晶体管的栅极连接所述第二控制信号，漏极连接所述启动信号，源极连接对应的第一薄膜晶体管的栅极，其扫描薄膜晶体管的栅极连接所述第一控制信号，漏极连接所述恒压电位，源极连接对应的第一薄膜晶体管的栅极；所述第n+1行GOA单元的启动子单元，其启动薄膜晶体管的栅极连接所述第一控制信号，漏极连接所述启动信号，源极连接对应的第一薄膜晶体管的栅极，其扫描薄膜晶体管的栅极连接所述第二控制信号，漏极连接所述第n行GOA单元的输出端，源极连接对应的...

【专利技术属性】
技术研发人员：赵晶，苏旭，赵爽，孙继刚，
申请(专利权)人：京东方科技集团股份有限公司，鄂尔多斯市源盛光电有限责任公司，
类型：发明
国别省市：北京,11