一种高速双向逻辑电平转换电路制造技术

本实用新型专利技术公开一种高速双向逻辑电平转换电路，目的在于寻找更为有效的高速双向逻辑电平转换的实现方案，其包括低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑电平控制模块、低压端上拉模块、高压端上拉模块、电平上升加速模块、逻辑低压VL、逻辑高压VH、寄生电容CL1以及寄生电容CL2。本实用新型专利技术通过电平上升加速模块之MOS管Q2和MOS管Q3的存在，极大地克服了寄生电容对电平上升跳变的影响，实现了逻辑低压VL和逻辑高压VH高速双向逻辑电平转换，稳定可靠、实现方便、成本低廉，在一定程度上满足高频信号传输的要求。

A High Speed Bidirectional Logic Level Conversion Circuit

【技术实现步骤摘要】
一种高速双向逻辑电平转换电路
本技术涉及电子线路领域，具体而言，本技术涉及一种高速双向逻辑电平转换电路。
技术介绍
在数字电路中，不同系统之间的通信是必不可少的。现今电子系统的复杂度不断提高，逻辑电压不断下降，使得系统之间或者系统内部逻辑单元的输入和输出电平不一致，比如，电路设计中常见的一种情况是1.8V供电的数字电路与3.3V供电的模拟电路之间的连接，还有和常用的TTL5V逻辑电平的连接。这就对逻辑电平转换的提出了要求，而且随着逻辑电压不断地降低、信号频率不断升高，对电平转换电路的要求也日益提高。尽管市场上已有一些电平转换器件，但它们普遍封装尺寸大、引脚多，使用不太方便，且芯片成本居高不下，实际使用并不理想。行业内也有一些简单的双向电平转换电路，例如图1所示的普通漏极开路电路方案，此外，考虑到普通漏极开路电路在非理想状态会带来的寄生电容，为了便于描述，在此将寄生电容等效为寄生电容C1和寄生电容C2，也即该普通漏极开路电路包括MOS管Q、电阻RY1、电阻RY2、寄生电容C1、寄生电容C2、低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑低压VL以及逻辑高压VH，其中，MOS管Q的栅极G与逻辑低压VL连接，源极S与逻辑电平输入输出端DVL连接，漏极D与高电压逻辑电平输入输出端DVH连接；电阻RY1的一端与逻辑低压VL连接，另一端连接在源极S与逻辑电平输入输出端DVL的连接处；电阻RY2的一端与逻辑高压VH连接，另一端连接在漏极D与高电压逻辑电平输入输出端DVH的连接处；寄生电容C1的一端连接在源极S与逻辑电平输入输出端DVL的连接处，另一端接地；寄生电容C2的一端连接在漏极D与高电压逻辑电平输入输出端DVH的连接处，另一端接地。考虑到该普通漏极开路中存在寄生电容C1和寄生电容C2，其电容值一般为50pF，因此在电压从低电平跳变至高电平时，实际上是通过电阻RY1或电阻RY2对寄生电容C1或寄生电容C2充电的过程，RC时间常数会限制电压上升速度，从而限制有效数据速率，示例地如图2所示，假设寄生电容为50pF，电阻RY1、电阻RY2采用4.7K，当从逻辑电压3.3V跳变到逻辑电压5.0V时，电压上升时间tr将会接近800ns，也即邻近信号周期2000ns的一半。所以这种方案在高速逻辑电平双向转换时很容易出现通信误码。
技术实现思路
为了寻找更为有效的高速双向逻辑电平转换的实现方案，本技术实施例提供了一种高速双向逻辑电平转换电路。为实现上述目的，本技术实施例一种高速双向逻辑电平转换电路，其包括低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑电平控制模块、低压端上拉模块、高压端上拉模块、电平上升加速模块、逻辑低压VL、逻辑高压VH、寄生电容CL1以及寄生电容CL2，其中，所述低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑低压VL以及逻辑高压VH分别与所述电平上升加速模块连接；所述低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH以及逻辑低压VL分别与所述逻辑电平控制模块连接；所述低压端上拉模块的一端与所述逻辑低压VL连接，另一端与所述低电压逻辑电平输入输出端DVL连接；所述高压端上拉模块的一端与所述逻辑高压VH连接，另一端与所述高电压逻辑电平输入输出端DVH连接；所述寄生电容CL1的一端连接在所述逻辑电平控制模块与所述逻辑电平输入输出端DVL的连接处，另一端接地；所述寄生电容CL2的一端连接在所述逻辑电平控制模块与高电压逻辑电平输入输出端DVH的连接处，另一端接地。优选地，所述逻辑电平控制模块为一N沟道的MOS管Q1，所述MOS管Q1的栅极G1与所述逻辑低压VL连接，源极S1与所述逻辑电平输入输出端DVL连接，漏极D1与所述高电压逻辑电平输入输出端DVH连接。优选地，所述电平上升加速模块包括MOS管Q2和MOS管Q3，其中，所述MOS管Q2的漏极D2与所述逻辑低压VL连接，源极S2与所述低电压逻辑电平输入输出端DVL连接，栅极G2连接在所述MOS管Q1的漏极D1与所述高电压逻辑电平输入输出端DVH的连接处；所述MOS管Q3的栅极G3连接在所述MOS管Q1的源极S1与所述逻辑电平输入输出端DVL的连接处，漏极D3与所述逻辑高压VH连接，源极S3连接在所述MOS管Q1的漏极D1与所述高电压逻辑电平输入输出端DVH的连接处。优选地，所述低压端上拉模块包括电阻R1，所述电阻R1的一端与所述逻辑低压VL连接，另一端与所述低电压逻辑电平输入输出端DVL连接。优选地，所述高压端上拉模块包括电阻R2，所述电阻R2的一端与所述逻辑高压VH连接，另一端与所述高电压逻辑电平输入输出端DVH连接。与现有技术，本技术实施例一种高速双向逻辑电平转换电路具有如下有益效果：本技术实施例一种高速双向逻辑电平转换电路通过电平上升加速模块之MOS管Q2和MOS管Q3的存在，极大地克服了寄生电容对电平上升跳变的影响，实现了逻辑低压VL和逻辑高压VH高速双向逻辑电平转换，稳定可靠、实现方便、成本低廉，在一定程度上满足高频信号传输的要求。本技术附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本技术的实践了解到。附图说明本技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为现有技术中普通漏极开路电路的结构示意图；图2为现有技术中普通漏极开路电路中逻辑低压跳变至逻辑高压时的电压上升时间tr示意图；图3为本技术实施例一种高速双向逻辑电平转换电路的电路结构示意图；图4为本技术实施例一种高速双向逻辑电平转换电路中逻辑低压跳变至逻辑高压时的电压上升时间tr示意图。图中标识说明：101、逻辑电平控制模块；103、电平上升加速模块；105、低压端上拉模块；107、高压端上拉模块。具体实施方式下面详细描述本技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。请参阅图3，本技术实施例一种高速双向逻辑电平转换电路，考虑到普通漏极开路电路在非理想状态会带来的寄生电容，为了便于描述，在此将寄生电容等效为寄生电容CL1和寄生电容CL2，也即高速双向逻辑电平转换电路包括低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑电平控制模块101、低压端上拉模块105、高压端上拉模块107、电平上升加速模块103、逻辑低压VL、逻辑高压VH、寄生电容CL1以及寄生电容CL2，其中，低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑低压VL以及逻辑高压VH分别与电平上升加速模块103连接；低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH以及逻辑低压VL分别与逻辑电平控制模块101连接；低压端上拉模块105的一端与逻辑低压VL连接，另一端与低电压逻辑电平输入输出端DVL连接；高压端上拉模块107的一端与逻辑高压VH连接，另一端与高电压逻辑电平输入输出端DVH连接；寄生电容CL1的一本文档来自技高网...

【技术保护点】
1.一种高速双向逻辑电平转换电路，其特征在于：所述高速双向逻辑电平转换电路包括低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑电平控制模块、低压端上拉模块、高压端上拉模块、电平上升加速模块、逻辑低压VL、逻辑高压VH、寄生电容CL1以及寄生电容CL2，其中，所述低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑低压VL以及逻辑高压VH分别与所述电平上升加速模块连接；所述低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH以及逻辑低压VL分别与所述逻辑电平控制模块连接；所述低压端上拉模块的一端与所述逻辑低压VL连接，另一端与所述低电压逻辑电平输入输出端DVL连接；所述高压端上拉模块的一端与所述逻辑高压VH连接，另一端与所述高电压逻辑电平输入输出端DVH连接；所述寄生电容CL1的一端连接在所述逻辑电平控制模块与所述逻辑电平输入输出端DVL的连接处，另一端接地；所述寄生电容CL2的一端连接在所述逻辑电平控制模块与高电压逻辑电平输入输出端DVH的连接处，另一端接地。

【技术特征摘要】
1.一种高速双向逻辑电平转换电路，其特征在于：所述高速双向逻辑电平转换电路包括低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑电平控制模块、低压端上拉模块、高压端上拉模块、电平上升加速模块、逻辑低压VL、逻辑高压VH、寄生电容CL1以及寄生电容CL2，其中，所述低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH、逻辑低压VL以及逻辑高压VH分别与所述电平上升加速模块连接；所述低电压逻辑电平输入输出端DVL、高电压逻辑电平输入输出端DVH以及逻辑低压VL分别与所述逻辑电平控制模块连接；所述低压端上拉模块的一端与所述逻辑低压VL连接，另一端与所述低电压逻辑电平输入输出端DVL连接；所述高压端上拉模块的一端与所述逻辑高压VH连接，另一端与所述高电压逻辑电平输入输出端DVH连接；所述寄生电容CL1的一端连接在所述逻辑电平控制模块与所述逻辑电平输入输出端DVL的连接处，另一端接地；所述寄生电容CL2的一端连接在所述逻辑电平控制模块与高电压逻辑电平输入输出端DVH的连接处，另一端接地。2.如权利要求1所述的高速双向逻辑电平转换电路，其特征在于：所述逻辑电平控制模块为一N沟道的MOS管Q1，所...

【专利技术属性】
技术研发人员：张琳，胡杰，
申请(专利权)人：上海海事大学，
类型：新型
国别省市：上海,31