一种LVDS接口电路制造技术

本实用新型专利技术公开了一种LVDS接口电路，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO。本实用新型专利技术实现了PADP/PADN上升下降沿上50欧姆阻抗，与传输线阻抗匹配，减小反射。

A LVDS Interface Circuit

【技术实现步骤摘要】
一种LVDS接口电路
本技术涉及LVDS接口电路。
技术介绍
LVDS(LowVoltageDifferentialSignaling)是一种低压差分信号技术接口。在LVDS接口电路中，因为信号传输的速度越高，电缆越长，信号完整性问题成为需要解决的重要问题。如图2所示，传统结构的高速LVDS接口电路中，上下分别为信号BiasP、BiasN控制的恒流源E、F，中间为信号DIN、DINB控制的开关对ABCD，AB/CD交替打开，产生差分信号对PADP/PADN，AB打开时，从输出端PADP看进去输出阻抗为AE串联而成，恒流源E被BiasP控制在饱和区，为高阻。同理，从输出端PADN看进去的输出阻抗也为高阻，与线缆50欧姆特征阻抗不匹配，反射严重。
技术实现思路
本技术的目的在于提供一种LVDS接口电路，实现了PADP/PADN上升下降沿上50欧姆阻抗，与传输线阻抗匹配，减小反射。实现上述目的的技术方案是：一种LVDS接口电路，包括第一PMOS管(P型金属氧化物半导体场效应管)、第二PMOS管、第一NMOS管(N型金属氧化物半导体场效应管)和第二NMOS管，其中，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO；所述第一PMOS管的漏极和所述第一NMOS管的漏极相接，形成输出端PADP；所述第二PMOS管的漏极和所述第二NMOS管的漏极相接，形成输出端PADN。优选的，所述第一PMOS管、第二PMOS管、第一NMOS管或第二NMOS管接通电源VDDIO或者地VSSIO时，关闭；所述第一PMOS管、第二PMOS管、第一NMOS管或第二NMOS管接通控制信号BiasP或控制信号BiasN时，打开。优选的，控制信号BiasP经由两个传输门由电源VDDIO信号和BiasP_pre信号叠加而成；控制信号BiasN经由两个传输门由电源VDDIO信号和BiasN_pre信号叠加而成。优选的，接收电源VDDIO信号的传输门的控制信号为cntlA，cntlA在输出端PADP的下降沿或输出端PADN的上升沿时为1，此时输出端PADP的下降沿或输出端PADN的上升沿上产生50欧姆阻抗。优选的，BiasP_pre信号或BiasN_pre信号为3.5ma。本技术的有益效果是：本技术通过有效的结构设计，针对高速lvds接口中的信号完整性等问题，实现了PADP/PADN上升下降沿上50欧姆阻抗，与传输线阻抗匹配，减小反射，同时实现了预加重功能。附图说明图1是本技术的LVDS接口电路的电路图；图2是传统结构的高速LVDS接口电路的电路图；图3是本技术中控制信号BiasN生成的电路示意图；图4是本技术中控制信号BiasN的波形示意图。具体实施方式下面将结合附图对本技术作进一步说明。请参阅图1，本技术的LVDS接口电路，包括第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1和第二NMOS管MN2。第一PMOS管MP1和第二PMOS管MP2各自的源极接电源VDDIO。第一PMOS管MP1和第二PMOS管MP2各自的栅极通过开关接收控制信号BiasP。第一PMOS管MP1和第二PMOS管MP2各自的栅极通过开关连接电源VDDIO。第一NMOS管MN1和第二NMOS管MN2各自的源极接地VSSIO。第一NMOS管MN1和第二NMOS管MN2各自的栅极通过开关接收控制信号BiasN。第一NMOS管MN1和第二NMOS管MN2各自的栅极通过开关连接地VSSIO。第一PMOS管MP1的漏极和第一NMOS管MN1的漏极相接，形成输出端PADP。第二PMOS管MP2的漏极和第二NMOS管MN2的漏极相接，形成输出端PADN。第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1或第二NMOS管MN2接通电源VDDIO或者地VSSIO时，关闭。第一PMOS管MP1、第二PMOS管MP2、第一NMOS管MN1或第二NMOS管MN2接通控制信号BiasP或控制信号BiasN时，打开。如图1所示，第一PMOS管MP1和第二NMOS管MN2打开，第二PMOS管MP2和第一NMOS管MN1关闭。控制信号BiasP经由两个传输门由电源VDDIO信号和BiasP_pre信号叠加而成。控制信号BiasN经由两个传输门由电源VDDIO信号和BiasN_pre信号叠加而成。以BiasN为例，如图3所示，接收电源VDDIO信号的传输门的控制信号为cntlA，cntlA在输出端PADP的下降沿或输出端PADN的上升沿时为1，控制信号BiasN产生图4中BiasN波形中areaA的区域，而后cntlA关闭，BiasN稳定至BiasN_pre，第二NMOS管MN2因此先在areaA的线性区域产生需要的50欧姆阻抗，即为PADP、PADN上升下降沿的50欧姆阻抗，且形成预加重波形，而后稳定产生BiasN_pre的3.5mA。预加重波形用以增加信号高频分量。图3中，cntlA、cntlAB为差分信号对，DIN、DINB为差分信号对。以上实施例仅供说明本技术之用，而非对本技术的限制，有关
的技术人员，在不脱离本技术的精神和范围的情况下，还可以作出各种变换或变型，因此所有等同的技术方案也应该属于本技术的范畴，应由各权利要求所限定。本文档来自技高网...

【技术保护点】
1.一种LVDS接口电路，其特征在于，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，其中，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO；所述第一PMOS管的漏极和所述第一NMOS管的漏极相接，形成输出端PADP；所述第二PMOS管的漏极和所述第二NMOS管的漏极相接，形成输出端PADN。

【技术特征摘要】
1.一种LVDS接口电路，其特征在于，包括第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管，其中，所述第一PMOS管和第二PMOS管各自的源极接电源VDDIO；所述第一PMOS管和第二PMOS管各自的栅极通过开关接收控制信号BiasP；所述第一PMOS管和第二PMOS管各自的栅极通过开关连接电源VDDIO；所述第一NMOS管和第二NMOS管各自的源极接地VSSIO；所述第一NMOS管和第二NMOS管各自的栅极通过开关接收控制信号BiasN；所述第一NMOS管和第二NMOS管各自的栅极通过开关连接地VSSIO；所述第一PMOS管的漏极和所述第一NMOS管的漏极相接，形成输出端PADP；所述第二PMOS管的漏极和所述第二NMOS管的漏极相接，形成输出端PADN。2.根据权利要求1所述的LVDS接口电路，其特征在于，所述第一PMOS管、第二PMOS管、第...

【专利技术属性】
技术研发人员：孔亮，刘亚东，庄志青，
申请(专利权)人：灿芯半导体上海有限公司，
类型：新型
国别省市：上海,31