一种适用于常规CMOS工艺的过温保护结构制造技术

本发明专利技术公开一种适用于常规CMOS工艺的过温保护结构，属于集成电路技术领域。所述适用于常规CMOS工艺的过温保护结构通过常规CMOS工艺中普通的PMOS管和NMOS管以及寄生PNP管构成，可集成于电路内部，从而输出控制信号控制电路的工作状态。本发明专利技术使用PMOS管和NMOS管以及寄生PNP管产生正温系数的电压；使用寄生PNP管得到负温系数电压，将正温系数电压和负温系数电压比较得到控制信号。当电路持续工作导致温度超过指定温度时，过温保护结构将电路关闭，等到温度降低后才打开。本发明专利技术结构简单，易于推广，可以有效支持基于常规CMOS工艺的电路的过温保护功能。

An Overtemperature Protection Structure for Conventional CMOS Process

【技术实现步骤摘要】
一种适用于常规CMOS工艺的过温保护结构
本专利技术涉及集成电路
，特别涉及一种适用于常规CMOS工艺的过温保护结构。
技术介绍
过温保护功能是通过对温度的检测，从而控制电路或系统的工作状态。在电路或系统的工作过程中，不可避免的会产生热损耗，从而使电路或系统的温度升高，如果电路或系统的散热效果不佳，温度会越来越高，直到将电路或系统烧坏。过温保护功能就是在电路或系统的温度超过指定温度后，将电路或系统关闭，从而避免温度过高烧坏电路或系统；等到电路或系统散热降温后，电路或系统再开始工作。过温保护功能广泛应用于各种应用领域。电脑里面就包含过温保护功能，当电脑温度超过一定温度时，电脑就会自动关闭。在电路中，RS-485、RS-422标准的接口电路，因为输出电流大，功耗大，通常都内置过温保护功能。目前国际上的过温保护功能都是通过特殊的温度敏感器件实现。利用温度敏感器件检测温度，从而控制电路或系统的工作状态。在系统层面上，可以通过温度传感器实现；但在电路层面上，需要将过温保护功能集成在电路内部，这时可选择的温度敏感器件非常少，且很多都需要特殊工艺提供支持，因此这种过温保护功能无法适用于普通工艺。
技术实现思路
本专利技术的目的在于提供一种适用于常规CMOS工艺的过温保护结构，以解决目前的过温保护功能无法适用于普通工艺的问题。为解决上述技术问题，本专利技术提供一种适用于常规CMOS工艺的过温保护结构，包括：PTAT电流源，用于产生PTAT电流；第一电流镜，将所述PTAT电流加载于电阻R1，形成线网NET1电压并连接至比较器的正端；第二电流镜，将所述PTAT电流加载于PNP管Q2，形成线网NET2电压并连接至所述比较器的负端；反相器，其输入端接所述比较器的输出端，输出端连接线网OUT。可选的，所述适用于常规CMOS工艺的过温保护结构包括PMOS管P0~P5、NMOS管N0~N1、PNP管Q0~Q2和电阻R0~R1；其中，所述PMOS管P0~P4的源端和衬底均接电源VDD；所述PMOS管P0~P4的栅端连接PMOS管P0的漏端和NMOS管N0的漏端；PMOS管P1的漏端连接NMOS管N0的栅端以及NMOS管N1的栅端和漏端；PMOS管P2、P5的漏端、电阻R1的第一端和比较器的正端连接线网NET1电压；PMOS管P3的漏端、PNP管Q2的发射极和比较器的负端连接线网NET2电压；PMOS管P4的漏端连接PMOS管P5的源端；PMOS管P5的栅端和反相器的输出连接线网OUT；NMOS管N0的漏端连接PNP管Q0的发射极；NMOS管N1的漏端连接电阻R1的第一端；电阻R1的第二端连接PNP管Q1的发射极；NMOS管N0、N1的漏端、PNP管Q0~Q2的基极和集电极、电阻R1的第二端均接GND；电阻R0的两端分别接PNP管Q1的发射极和NMOS管N1的源端。可选的，所述PMOS管P5的衬底接电源VDD，栅极接线网OUT。在本专利技术中提供了一种适用于常规CMOS工艺的过温保护结构，通过常规CMOS工艺中普通的PMOS管和NMOS管以及寄生PNP管构成，可集成于电路内部，从而输出控制信号控制电路的工作状态。本专利技术使用PMOS管和NMOS管以及寄生PNP管产生正温系数的电压；使用寄生PNP管得到负温系数电压，将正温系数电压和负温系数电压比较得到控制信号。当电路持续工作导致温度超过指定温度时，过温保护结构将电路关闭，等到温度降低后才打开。本专利技术结构简单，易于推广，可以有效支持基于常规CMOS工艺的电路的过温保护功能。附图说明图1是本专利技术提供的适用于常规CMOS工艺的过温保护结构的示意图；图2是常规CMOS工艺中的寄生PNP管结构示意图。具体实施方式以下结合附图和具体实施例对本专利技术提出的一种适用于常规CMOS工艺的过温保护结构作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。实施例一本专利技术提供了一种适用于常规CMOS工艺的过温保护结构，包括：PTAT电流源，用于产生PTAT电流；第一电流镜，将所述PTAT电流加载于电阻R1，形成线网NET1电压并连接至比较器AV的正端；第二电流镜，将所述PTAT电流加载于PNP管Q2，形成线网NET2电压并连接至所述比较器AV的负端；反相器INV，其输入端接所述比较器AV的输出端，输出端连接线网OUT如图1所示。具体的，请参阅图1，为所述适用于常规CMOS工艺的过温保护结构的结构示意图。所述适用于常规CMOS工艺的过温保护结构包括PMOS管P0~P5、NMOS管N0~N1和PNP管Q0~Q2；其中，所述PMOS管P0~P4的源端和衬底均接电源VDD；所述PMOS管P0~P4的栅端连接PMOS管P0的漏端和NMOS管N0的漏端；PMOS管P1的漏端连接NMOS管N0的栅端以及NMOS管N1的栅端和漏端；PMOS管P2、P5的漏端、电阻R1的第一端和比较器AV的正端连接线网NET1电压；PMOS管P3的漏端、PNP管Q2的发射极和比较器AV的负端连接线网NET2电压；PMOS管P4的漏端连接PMOS管P5的源端；PMOS管P5的栅端和反相器INV的输出连接线网OUT；NMOS管N0的漏端连接PNP管Q0的发射极；NMOS管N1的漏端连接电阻R1的第一端；电阻R1的第二端连接PNP管Q1的发射极；NMOS管N0、N1的漏端、PNP管Q0~Q2的基极和集电极、电阻R1的第二端均接GND；电阻R0的两端分别接PNP管Q1的发射极和NMOS管N1的源端，并且，所述PMOS管P5的衬底接电源VDD，其栅极接线网OUT。在常规CMOS工艺中，如图2所示，寄生PNP管由P+有源区、N阱和P衬底构成，P+有源区是PNP管的发射极，N阱是PNP管基极，P衬底是PNP管集电极。在常规CMOS工艺中，P衬底必须接GND，所以寄生PNP管的集电极都必须接GND。首先，请继续参阅图1，由PMOS管P0、PMOS管P1，NMOS管N0、NMOS管N1，PNP管Q0、PNP管Q1和电阻R0组成PTAT电流源的结构，产生PTAT电流，PTAT电流与温度成正比，与电源VDD电压无关，与MOS管（包括NMOS管和PMOS管）无关。然后通过PMOS管P0、PMOS管P2组成的电流镜将PTAT电流加在电阻R1上，得到正温系数的线网NET1电压，随温度升高而变大，且与电阻方块阻值无关；通过PMOS管P0、PMOS管P3组成的电流镜将PTAT电流加在PNP管Q2上，得到负温系数的线网NET2电压，随温度升高而变小。在常温下，线网NET1电压小于线网NET2电压，比较器AV输出低电平，线网OUT电压为高电平，PMOS管P5关闭，此时电路正常工作。随着温度升高，线网NET1电压变大，线网NET2电压变小，当超过指定温度T1时，线网NET1电压大于线网NET2电压，比较器AV输出高电平，线网OUT电压为低电平，PMOS管P5打开，此时电路功能关闭。电路关闭后，热耗散很小，温度会逐渐冷却降低，线网NET1电压变小，线网NET2电压变大，当低于指定温度T2时，线网NET1电压小于线网NET2电压，比较器AV输出低电平，线网OUT电压为本文档来自技高网...

【技术保护点】
1.一种适用于常规CMOS工艺的过温保护结构，其特征在于，包括：PTAT电流源，用于产生PTAT电流；第一电流镜，将所述PTAT电流加载于电阻R1，形成线网NET1电压并连接至比较器的正端；第二电流镜，将所述PTAT电流加载于PNP管Q2，形成线网NET2电压并连接至所述比较器的负端；反相器，其输入端接所述比较器的输出端，输出端连接线网OUT。

【技术特征摘要】
1.一种适用于常规CMOS工艺的过温保护结构，其特征在于，包括：PTAT电流源，用于产生PTAT电流；第一电流镜，将所述PTAT电流加载于电阻R1，形成线网NET1电压并连接至比较器的正端；第二电流镜，将所述PTAT电流加载于PNP管Q2，形成线网NET2电压并连接至所述比较器的负端；反相器，其输入端接所述比较器的输出端，输出端连接线网OUT。2.如权利要求1所述的适用于常规CMOS工艺的过温保护结构，其特征在于，所述适用于常规CMOS工艺的过温保护结构包括PMOS管P0~P5、NMOS管N0~N1、PNP管Q0~Q2和电阻R0~R1；其中，所述PMOS管P0~P4的源端和衬底均接电源VDD；所述PMOS管P0~P4的栅端连接PMOS管P0的漏端和NMOS管N0的漏端；PMOS管P1的漏端连接NMOS...

【专利技术属性】
技术研发人员：贺凌炜，高国平，王栋，徐睿，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：江苏,32