一种功率MOSFET器件雪崩耐量的测试装置制造方法及图纸

本发明专利技术公开了一种功率MOSFET器件雪崩耐量的测试装置，包括前端的被测功率MOSFET器件及其外围测试电路以及后端的采样控制系统；测试电路包括可调直流电源、保险丝、可调电感、电压采样电阻、分压电阻和电流采样电阻，采样控制系统包括运放模块、AD模块、CPU模块、驱动模块和上位机。本发明专利技术测试装置操作安全，设备简单，成本较低，测试结果客观，能在上位机显示被测MOSFET功率器件的漏极‑源极电压和流过漏极‑源极的电流波形，同时实现高瞬间能量雪崩耐量测试，为器件性能评估提供重要的参数指标。

【技术实现步骤摘要】
一种功率MOSFET器件雪崩耐量的测试装置
本专利技术属于半导体测试
，具体涉及一种功率MOSFET器件雪崩耐量的测试装置。
技术介绍
功率MOSFET(Metal-Oxide-SemiconductorField-EffectTransitor，金属氧化物半导体长效应晶体管)器件以其高频、低驱动功率、抗干扰能量强、性价比高等优点，在高频功率变换中扮演着重要角色。功率MOSFET器件正越来越多的应用于汽车领域，它们驱动感性负载，如电动机和交流发电机，这些MOSFET需要承受非钳位感性开关(UnclampedInductiveSwitching，UIS)的能量尖峰。非钳位感性负载下的开关过程通常被认为是功率MOSFET器件在系统应用中所能遭受的最极端应力情况，因为在回路导通时存储在电感中的能量必须在关断瞬间全部由功率器件释放，同时施加于功率器件的高电压和大电流极易造成器件失效，这种失效带来的损伤通常是不可修复的。因此，雪崩耐量通常是衡量功率器件可靠行的重要指标。在正向偏置工作时，由于功率MOSFET时多数载流子导电，通常被看成是不存在二次击穿的器件。但事实上，功率MOSFET器件结构中附带着一个二极管，可以看成双极性晶体管。以VDMOSFET为例，VDMOSFET的漏极和源极是三极管的集电极、发射极；当VDMOSFET工作时，首先漏极通往源极会形成大电流Id和高电压Vd，器件内部载流子迁移加快，出现大量的空穴形成电流，经三极管输入电阻Rbe流入源极，寄生三极管的基极的电势Vb升高，对晶体管进行激发开启，当Vb电压升高到一定程度时，会使寄生三极管达到导通状态，三极管的集电极(VOMOSFET的漏极)所承载的电压会迅速降低至零电位，随着电压的降低电流急剧升高，器件温度升高到一定程度就会发生雪崩击穿。在功率MOSFET器件的数据表中，定义了在非钳位感性负载开关条件下，雪崩电流和雪崩能量的额定值；数据表中的雪崩电流和雪崩能量的额定值对应着一定的测试条件，特别是不同的公司使用不同的测试电感值，导致无法在相同情况下进行比较，即使是使用相同的测量电感值，系统实际工作条件和数据表中采用的测试环境不同。因此，研究功率MOSFET器件在实际工作条件下的雪崩耐量等特性参数，对于MOSFET的进一步推广应用具有重要意义。目前存在的大多数测量装置仅能测量功率MOSFET器件的雪崩耐量值，需要连接相应的示波器才能进行测试过程中电压和电流的观察，存在测量装置体积庞大、成本较高的问题。
技术实现思路
鉴于上述，本专利技术提供了一种功率MOSFET器件雪崩耐量的测试装置，其装置体积较小，成本较低，测量方法简单可靠，且实现了直接在上位机显示雪崩耐量测试过程中被测功率MOSFET器件的漏电流和漏极-源极电压。一种功率MOSFET器件雪崩耐量的测试装置，包括：前端的被测功率MOSFET器件及其外围测试电路以及后端的采样控制系统；所述测试电路包括可调直流电源、保险丝、可调电感、电压采样电阻RU1、分压电阻RU2和电流采样电阻RI，其中：可调直流电源的正极与保险丝的一端相连，保险丝的另一端与可调电感的一端相连，可调电感的另一端与被测功率MOSFET器件的漏极以及分压电阻RU2的一端相连，分压电阻RU2的另一端与电压采样电阻RU1的一端以及采样控制系统相连，电压采样电阻RU1的另一端与可调直流电源的负极以及电流采样电阻RI的一端相连并接地，电流采样电阻RI的另一端与被测功率MOSFET器件的源极以及采样控制系统相连，被测功率MOSFET器件的栅极接采样控制系统提供的开关控制信号；所述采样控制系统包括运放模块、AD模块、CPU模块、驱动模块和上位机；其中：所述运放模块用于接收流经RI的电流信号以及RU1的电压信号，并分别对对这两组信号进行调理整形；所述AD模块用于对调理整形后的电流信号和电压信号进行AD采样；所述CPU模块包括CPLD(ComplexProgrammableLogicDevice，复杂可编程逻辑器件)和静态存储模块，其中CPLD接收上位机输出的测试指令后产生相应的脉冲信号，该脉冲信号经过驱动模块功率放大后生成对应的开关控制信号输出至被测功率MOSFET器件的栅极，以控制被测功率MOSFET器件的开关状态，同时CPLD还接收AD模块输出的采样信号数据并存储至静态存储模块中，当需要时CPLD从静态存储模块中调取采样信号数据并输送至上位机；所述上位机用于接收用户设置输入的测试参数从而向CPU模块输出相应的测试指令，接收CPU模块提供的采样信号数据从而实时显示被测功率MOSFET器件在雪崩耐量测试过程中漏源极之间的电压波形以及流过漏极-源极的电流波形，判断被测功率MOSFET器件是否发生雪崩击穿，根据电压和电流计算被测功率MOSFET器件的雪崩耐量。进一步地，所述上位机输出的测试指令包含测试条件参数及测试模式，其中测试条件参数包括可调直流电源的输出电压、可调电感的电感值大小和脉冲宽度，测试模式为单次脉冲雪崩耐量测试或重复脉冲雪崩耐量测试。进一步地，所述运放模块包括采样电压调理电路和采样电流调理电路。所述采样电压调理电路包括两个运算放大器U1～U2、七个电阻R1～R7以及三个电容C1～C3；其中，电阻R1的一端接所述电压信号，电阻R1的另一端与电阻R2的一端以及运算放大器U1的同相输入端相连，电阻R2的另一端与电阻R3的一端以及电容C1的一端相连，电容C1的另一端接地，电阻R3的另一端接+5V的工作电压，运算放大器U1的反相输入端和输出端共连并接电阻R7的一端，电阻R7的另一端与电阻R5的一端、电容C3的一端以及运算放大器U2的反相输入端相连，电阻R5的另一端与电容C3的另一端以及运算放大器U2的输出端相连并输出调理整形后的电压信号，运算放大器U2的同相输入端与电阻R4的一端、电容C2的一端以及电阻R6的一端相连，电阻R4的另一端与电容C2的另一端相连并接地，电阻R6的另一端接+5V的工作电压。所述采样电流调理电路包括两个运算放大器U3～U24、四个电阻R8～R11以及一个电容C4；其中，运算放大器U3的同相输入端接所述电流信号，运算放大器U3的反相输入端与电阻R9的一端、电容C4的一端以及电阻R8的一端相连，电阻R8的另一端接地，电阻R9的另一端与电容C4的另一端、运算放大器U3的输出端以及电阻R10的一端相连，电阻R10的另一端与运算放大器U4的同相输入端以及电阻R11的一端相连，电阻R11的另一端接地，运算放大器U4的反相输入端和输出端共连并输出调理整形后的电流信号。进一步地，所述上位机根据以下关系式计算被测功率MOSFET器件的雪崩耐量；其中：E为被测功率MOSFET器件的雪崩耐量，L为可调电感的电感值大小，VCC为可调直流电源的输出电压，IAS为流过被测功率MOSFET器件漏极-源极的电流在tp时间段内达到的峰值，BVds为被测功率MOSFET器件进入雪崩状态(即脉冲下降沿起)后漏源极间的击穿电压，tp对应为脉冲宽度时间段(即被测功率MOSFET器件导通时间段)。基于上述技术方案，本专利技术测试装置具有以下有益技术效果：1.本专利技术测试方案简单，装置成本较低，且选用了非钳位感性电路，能够实现高瞬间电流进行功率MOSFET器件雪崩耐量本文档来自技高网...

【技术保护点】
1.一种功率MOSFET器件雪崩耐量的测试装置，其特征在于：包括前端的被测功率MOSFET器件及其外围测试电路以及后端的采样控制系统；所述测试电路包括可调直流电源、保险丝、可调电感、电压采样电阻RU1、分压电阻RU2和电流采样电阻RI，其中：可调直流电源的正极与保险丝的一端相连，保险丝的另一端与可调电感的一端相连，可调电感的另一端与被测功率MOSFET器件的漏极以及分压电阻RU2的一端相连，分压电阻RU2的另一端与电压采样电阻RU1的一端以及采样控制系统相连，电压采样电阻RU1的另一端与可调直流电源的负极以及电流采样电阻RI的一端相连并接地，电流采样电阻RI的另一端与被测功率MOSFET器件的源极以及采样控制系统相连，被测功率MOSFET器件的栅极接采样控制系统提供的开关控制信号；所述采样控制系统包括运放模块、AD模块、CPU模块、驱动模块和上位机；其中：所述运放模块用于接收流经RI的电流信号以及RU1的电压信号，并分别对对这两组信号进行调理整形；所述AD模块用于对调理整形后的电流信号和电压信号进行AD采样；所述CPU模块包括CPLD和静态存储模块，其中CPLD接收上位机输出的测试指令后产生相应的脉冲信号，该脉冲信号经过驱动模块功率放大后生成对应的开关控制信号输出至被测功率MOSFET器件的栅极，以控制被测功率MOSFET器件的开关状态，同时CPLD还接收AD模块输出的采样信号数据并存储至静态存储模块中，当需要时CPLD从静态存储模块中调取采样信号数据并输送至上位机；所述上位机用于接收用户设置输入的测试参数从而向CPU模块输出相应的测试指令，接收CPU模块提供的采样信号数据从而实时显示被测功率MOSFET器件在雪崩耐量测试过程中漏源极之间的电压波形以及流过漏极‑源极的电流波形，判断被测功率MOSFET器件是否发生雪崩击穿，根据电压和电流计算被测功率MOSFET器件的雪崩耐量。...

【技术特征摘要】
1.一种功率MOSFET器件雪崩耐量的测试装置，其特征在于：包括前端的被测功率MOSFET器件及其外围测试电路以及后端的采样控制系统；所述测试电路包括可调直流电源、保险丝、可调电感、电压采样电阻RU1、分压电阻RU2和电流采样电阻RI，其中：可调直流电源的正极与保险丝的一端相连，保险丝的另一端与可调电感的一端相连，可调电感的另一端与被测功率MOSFET器件的漏极以及分压电阻RU2的一端相连，分压电阻RU2的另一端与电压采样电阻RU1的一端以及采样控制系统相连，电压采样电阻RU1的另一端与可调直流电源的负极以及电流采样电阻RI的一端相连并接地，电流采样电阻RI的另一端与被测功率MOSFET器件的源极以及采样控制系统相连，被测功率MOSFET器件的栅极接采样控制系统提供的开关控制信号；所述采样控制系统包括运放模块、AD模块、CPU模块、驱动模块和上位机；其中：所述运放模块用于接收流经RI的电流信号以及RU1的电压信号，并分别对对这两组信号进行调理整形；所述AD模块用于对调理整形后的电流信号和电压信号进行AD采样；所述CPU模块包括CPLD和静态存储模块，其中CPLD接收上位机输出的测试指令后产生相应的脉冲信号，该脉冲信号经过驱动模块功率放大后生成对应的开关控制信号输出至被测功率MOSFET器件的栅极，以控制被测功率MOSFET器件的开关状态，同时CPLD还接收AD模块输出的采样信号数据并存储至静态存储模块中，当需要时CPLD从静态存储模块中调取采样信号数据并输送至上位机；所述上位机用于接收用户设置输入的测试参数从而向CPU模块输出相应的测试指令，接收CPU模块提供的采样信号数据从而实时显示被测功率MOSFET器件在雪崩耐量测试过程中漏源极之间的电压波形以及流过漏极-源极的电流波形，判断被测功率MOSFET器件是否发生雪崩击穿，根据电压和电流计算被测功率MOSFET器件的雪崩耐量。2.根据权利要求1所述的测试装置，其特征在于：所述上位机输出的测试指令包含测试条件参数及测试模式，其中测试条件参数包括可调直流电源的输出电压、可调电感的电感值大小和脉冲宽度，测试模式为单次脉冲雪崩耐...

【专利技术属性】
技术研发人员：徐晓筱，胡兴懿，程泽乾，吴建德，何湘宁，
申请(专利权)人：浙江大学，
类型：发明
国别省市：浙江,33