芯片封装结构及其形成方法技术

本发明专利技术提供一种芯片封装结构及其形成方法，通过将相邻两晶片堆之间的间隙中的全部或者部分底胶替换为热膨胀系数较低的模塑层，减少了底胶的量，同时降低了由模塑层和底胶构成的封装胶体的热膨胀系数，由此减小了所述封装胶体与晶片堆以及基板间的CTE失配差异，进而改善了基板和晶片堆的翘曲和分层现象，提高了封装性能。

【技术实现步骤摘要】
芯片封装结构及其形成方法
本专利技术涉及集成电路制造
，尤其涉及一种芯片封装结构及其形成方法。
技术介绍
芯片对晶圆(Chiponwafer，CoW)的封装技术作为先进的封装(Package)技术之一，能够在一元件晶圆(DeviceWafer)上预先识别出的良好芯片的位置上分别堆叠多个晶片(Die，即从晶圆上切割出来的一块具有完整功能的块)以满足不同的功能，进而实现三维半导体集成电路(IC)产品的制造。CoW封装技术具有很多优点，例如能够实现半导体器件装置的高度集成化、缩小半导体封装的尺寸、减少了最终产品成本、简化组装工艺及提高良率等，但是该封装技术在晶片堆叠之后的晶圆级注塑(waferlevelmolding)步骤完成后，常常会遇到晶圆翘曲(waferwarpage)问题，容易导致堆叠的晶片从元件晶圆上剥离，严重影响了后续封装处理步骤以及最终形成的封装结构的性能。
技术实现思路
本专利技术的目的在于一种芯片封装结构及其形成方法，能够改善晶圆翘曲问题，提供封装性能。为了实现上述目的，本专利技术提供一种芯片封装结构，包括：基板，所述基板具有上表面和下表面；多个晶片堆，设置于所述基板的上表面上且相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；以及底胶，至少填充在每个晶片堆与所述基板的上表面之间的部分空间中以及每个晶片堆相邻两层晶片之间的部分空间中；模塑层，填满相邻晶片堆之间的间隙并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部，且所述模塑层的热膨胀系数低于所述底胶。可选的，每个晶片堆与所述基板的上表面之间的空间的中间区域为粘合剂或者粘贴膜；和/或，每个晶片堆相邻两层晶片之间的空间的中间区域为粘合剂或者粘贴膜。可选的，所述底胶填充在每个晶片堆与所述基板的上表面之间的空间的边缘区域中，和/或填充在每个晶片堆相邻两层晶片之间的空间的边缘区域中。可选的，所述间隙为切割道。可选的，所述底胶还对相邻晶片堆之间的间隙进行部分填充。可选的，所述芯片封装结构还包括载体，粘附于所述基板的下表面。可选的，所述基板和所有晶片均具有穿透硅通孔，每个晶片的穿透硅通孔与所述基板的穿透硅通孔对准。本专利技术还提供一种上述之一的芯片封装结构的形成方法，包括以下步骤：提供一具有上表面和下表面基板，在所述基板的上表面上依次堆叠晶片，以形成多个晶片堆，相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；通过所述间隙向每个晶片堆以及每个晶片堆和基板的上表面之间的空间中填充底胶，直至每个晶片堆最顶层的两层晶片之间的空间被填满；去除所述间隙中的全部或部分底胶，形成开口；形成热膨胀系数低于所述底胶的模塑层，所述模塑材料填满所述开口并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部。可选的，在所述基板的上表面上依次堆叠晶片以形成多个晶片堆时，先对所述基板的上表面用于形成晶片堆的位置上涂覆粘合剂或者贴附粘贴膜以粘贴最底层晶片，然后在每个晶片堆的下层晶片表面上，涂覆粘合剂或者贴附粘贴膜以粘贴所述晶片堆的上层晶片。可选的，所述的芯片封装结构的形成方法，还包括：在所述基板的上表面上依次堆叠晶片之前，在所述基板的下表面粘附一载体。可选的，所述的芯片封装结构的形成方法，还包括：在所述基板的上表面上依次堆叠晶片之前，对所述基板堆叠晶片的表面进行减薄；或者，在形成模塑层之后，去除所述载体，并对所述基板的下表面进行减薄。可选的，所述基板和所有晶片均具有穿透硅通孔，在所述基板的上表面上依次堆叠晶片时，每个晶片的穿透硅通孔与所述基板上相应的穿透硅通孔对准。可选的，通过包括光刻工艺、蚀刻工艺和预切割工艺中的至少一种去除所述间隙中的全部或部分底胶，以形成开口，并对所述开口进行清洗。可选的，采用去离子水对所述开口进行清洗。可选的，所述的芯片封装结构的形成方法，还包括：在形成模塑层之后，沿所述间隙进行晶片切割，得到多个独立的芯片封装体。与现有技术相比，本专利技术的芯片封装结构及其形成方法，通过将相邻两晶片堆之间的间隙中的全部或者部分底胶替换为热膨胀系数较低的模塑层，减少了底胶的量，同时降低了由模塑层和底胶构成的封装胶体的热膨胀系数，由此减小了所述封装胶体与晶片堆以及基板间的CTE失配差异，进而改善了基板和晶片堆的翘曲和分层现象，提高了封装性能。附图说明图1A至图1C是一种CoW封装结构的制造工艺中的器件结构剖面示意图；图2是本专利技术具体实施例的芯片封装结构的形成方法流程图；图3A至图3D是本专利技术具体实施例的芯片封装结构的形成方法中的器件结构剖面示意图。具体实施方式一种CoW封装结构的制造工艺流程包括以下步骤：首先，请参考图1A，在元件晶圆11的底部上粘贴一载体10来支撑元件晶圆11；然后，请继续参考图1A，在元件晶圆11的表面的相应位置上堆叠(Stacking)多个晶片(Die)12，并以回流或热压键合方式完成晶片12之间以及晶片与元件晶圆11的电气互连，相邻两层晶片12的TSV(throughsiliconvia，穿透硅通孔，用于实现相邻两层晶片的垂直互连导通)13对准并电接触，形成多个晶片堆12A，图1A中显示四个晶片12相互堆叠为一芯片堆12A，但实际每个晶片堆的晶片数目并不限为四，晶片12可以是DRAM或NAND等存储器晶片、也可以是逻辑芯片或者处理器芯片，相邻两层晶片12之间是具有焊线的粘合剂层或者粘片膜(die-attachfilm,DAF)；接着，请继续参考图1A和图1B，通过喷射式分配器将底胶填充(capillaryunderfill，CUF)材料14喷到晶片堆12A之间，然后CUF材料14会通过毛细血管现象流入晶片堆12A与元件晶圆11之间以及晶片堆12A的相邻两层晶片12间的剩余空间中，以保护晶片堆12A；之后，采用晶圆级塑封(wafermold)工艺形成覆盖晶片堆12A以及底部填充胶材料14的封装胶体15，以防止后续工艺对晶片堆造成损坏。然后，去除载体10，并进行晶片切割(diesaw)，以获得单个芯片封装体。上述CoW封装结构的制造工艺中，CUF材料14与封装胶体15相比具有较大的热膨胀系数(coefficientofthermalexpansion，CTE)，且填充在晶片堆12A之间的间隙及晶片堆12A中的晶片间，使用量较大，在后续的封装胶体15的固化以及载体去除过程中会导入热量，导入的热量将引起CUF材料14与晶片堆12A以及元件晶圆11之间较大的CTE失配，进而引起元件晶圆11和晶片12翘曲和分层。本专利技术的技术方案核心在于减少CUF的使用，以降低CTE失配，进而改善晶圆及堆叠晶片的翘曲和分层问题，提高封装结构的性能。为使本专利技术的目的、特征更明显易懂，下面结合附图对本专利技术的具体实施方式作进一步的说明，然而，本专利技术可以用不同的形式实现，不应只是局限在所述的实施例。请参考图2，本专利技术提供一种芯片封装结构的形成方法，包括以下步骤：S1，提供一具有上表面和下表面的基板，在所述基板的上表面上依次堆叠晶片，以形成多个晶片堆，相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；S2，通过所述间隙向每个晶片堆以及每个晶片堆和基板的上表面之间的空间中填充底胶，直至每个晶片堆最顶层的两层晶片之间的空间被填满；S3，去除所述间隙中的全部或部分底胶，形成开口；S4，形成热膨胀系数低于本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：基板，所述基板具有上表面和下表面；多个晶片堆，设置于所述基板的上表面上且相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；以及底胶，至少填充在每个晶片堆与所述基板的上表面之间的部分空间中以及每个晶片堆相邻两层晶片之间的部分空间中；模塑层，填满相邻晶片堆之间的间隙并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部，且所述模塑层的热膨胀系数低于所述底胶。

【技术特征摘要】
1.一种芯片封装结构，其特征在于，包括：基板，所述基板具有上表面和下表面；多个晶片堆，设置于所述基板的上表面上且相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；以及底胶，至少填充在每个晶片堆与所述基板的上表面之间的部分空间中以及每个晶片堆相邻两层晶片之间的部分空间中；模塑层，填满相邻晶片堆之间的间隙并覆盖所有晶片堆的侧壁和顶部以及底胶的侧壁和顶部，且所述模塑层的热膨胀系数低于所述底胶。2.如权利要求1所述的芯片封装结构，其特征在于，每个晶片堆与所述基板的上表面之间的空间的中间区域为粘合剂或者粘贴膜；和/或，每个晶片堆相邻两层晶片之间的空间的中间区域为粘合剂或者粘贴膜。3.如权利要求2所述的芯片封装结构，其特征在于，所述底胶填充在每个晶片堆与所述基板的上表面之间的空间的边缘区域中，和/或填充在每个晶片堆相邻两层晶片之间的空间的边缘区域中。4.如权利要求1所述的芯片封装结构，其特征在于，所述间隙为切割道。5.如权利要求1至4中任一项所述的芯片封装结构，其特征在于，所述底胶还对相邻晶片堆之间的间隙进行部分填充。6.如权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括载体，粘附于所述基板的下表面。7.如权利要求1所述的芯片封装结构，其特征在于，所述基板和所有晶片均具有穿透硅通孔，每个晶片的穿透硅通孔与所述基板的穿透硅通孔对准。8.一种权利要求1至7中任一项所述的芯片封装结构的形成方法，其特征在于，包括以下步骤：提供一具有上表面和下表面基板，在所述基板的上表面上依次堆叠晶片，以形成多个晶片堆，相邻晶片堆之间具有间隙，每个晶片堆包括至少一个晶片；通过所述间隙向每个晶片堆以及每个晶片堆和基板的上表面之间的空...

【专利技术属性】
技术研发人员：陈彧，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31