The invention discloses a protective ring structure for improving the anti-latch ability of the circuit, including an electrostatic discharge circuit, an active buffer connected with the electrostatic discharge circuit and a sensing circuit. The sensing circuit is connected with the active buffer. The sensing circuit is used to monitor the current pulse applied to the electrostatic discharge circuit, and the detection junction is made when the current pulse reaches a certain threshold. The active buffer is used to control the gate voltage of the ESD device of the electrostatic discharge circuit after receiving the signal of the sensing circuit to generate the corresponding absorption or compensation current corresponding to the positive current pulse or the negative current pulse. The invention can generate corresponding absorption or compensation current, thereby improving the ability of anti-latch-up effect.
【技术实现步骤摘要】
一种提高电路抗闩锁能力的保护环结构
本专利技术涉及集成电路
,特别是涉及一种提高电路抗闩锁能力的保护环结构。
技术介绍
寄生p-n-p-n路径在CMOS芯片中普遍存在,因此在研发和布局阶段中IC设计人员需要注意这一问题,避免造成短路从而导致闩锁效应。如果在输入/输出(I/O)金属键合焊盘(PAD)处触发电压/电流波动之后产生通过寄生p-n-p-n结构的意外传导,则这种失效机制会导致从电源到地的巨大异常电流。如果异常电流超过金属线或触点可承受的有限值或寄生p-n-p-n结构能够承受的最大值,则也会导致损坏或可靠性问题。虽然通过特殊设计也可以实现高闩锁抗扰度,但仍然要求在不使用额外层或增加保护环宽度的情况下节省制造成本。
技术实现思路
本专利技术的目的是针对现有技术中存在的技术缺陷,而提供一种提高电路抗闩锁能力的保护环结构。为实现本专利技术的目的所采用的技术方案是:一种提高电路抗闩锁能力的保护环结构,包括有静电放电电路、与所述静电放电电路连接的有源缓冲器以及感测电路,所述感测电路与所述有源缓冲相连接,所述感测电路用于监测施加至静电放电电路的电流脉冲,在该电流脉冲达到一定阈值时将检测结果镜像到所述有源缓冲器;所述有源缓冲器用于收到感测电路的信号后,控制静电放电电路的ESD器件的栅极电压,以产生对应于正电流脉冲或负电流脉冲的相应的吸收或补偿电流。所述有源缓冲器包括并联的用于控制两个ESD器件的栅极电压的第一有源缓冲电路,第二有源缓冲电路,分别与所述静电放电电路的两个并联的ESD器件连接,所述第一有源缓冲电路,第二有源缓冲电路并分别与感应电路连接以接收来自所述感测 ...
【技术保护点】
1.一种提高电路抗闩锁能力的保护环结构,其特征在于,包括有静电放电电路、与所述静电放电电路连接的有源缓冲器以及感测电路,所述感测电路与所述有源缓冲相连接,所述感测电路用于监测施加至静电放电电路的电流脉冲,在该电流脉冲达到一定阈值时将检测结果镜像到所述有源缓冲器;所述有源缓冲器用于收到感测电路的信号后,控制静电放电电路的ESD器件的栅极电压,以产生对应于正电流脉冲或负电流脉冲的相应的吸收或补偿电流。
【技术特征摘要】
1.一种提高电路抗闩锁能力的保护环结构,其特征在于,包括有静电放电电路、与所述静电放电电路连接的有源缓冲器以及感测电路,所述感测电路与所述有源缓冲相连接,所述感测电路用于监测施加至静电放电电路的电流脉冲,在该电流脉冲达到一定阈值时将检测结果镜像到所述有源缓冲器;所述有源缓冲器用于收到感测电路的信号后,控制静电放电电路的ESD器件的栅极电压,以产生对应于正电流脉冲或负电流脉冲的相应的吸收或补偿电流。2.如权利要求1所述提高电路抗闩锁能力的保护环结构,其特征在于,所述有源缓冲器包括并联的用于控制两个ESD器件的栅极电压的第一有源缓冲电路,第二有源缓冲电路,分别与所述静电放电电路的两个并联的ESD器件连接,所述第一有源缓冲电路,第二有源缓冲电路并分别与感应电路连接以接收来自所述感测电路的检测结果。3.如权利要求2所述提高电路抗闩锁能力的保护环结构,其特征在于,所述静电放电电路的ESD器件包括PMOS管MP1和NMOS管MN1,PMOS管MP1的栅极通过节点S2与第一有源缓冲电路连接,源级接VDD,漏级接节点S1;NMOS管MN1的栅极通过节点S4与第二有源缓冲电路连接,源级接VSS,漏级接节点S1,所述节点S1与输入/输出I/O的金属键合焊盘PAD连接。4.如权利要求3所述提高电路抗闩锁能力的保护环结构,其特征在于,所述第一有源缓冲电路包括PMOS管MP2与PMOS管MP3;以及NMOS管MN2,NMOS管MN3;PMOS管MP2的栅极接外部供电电压VP1,源级接VDD,漏级接节点S2;PMOS管MP3的栅极通过节点S9与感测电路相连,源级接VDD,漏级接节点S3;N...
【专利技术属性】
技术研发人员:高静,张天野,聂凯明,徐江涛,史再峰,
申请(专利权)人:天津大学,
类型:发明
国别省市:天津,12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。