脉冲触发器电路制造技术

本发明专利技术实施例提供一种脉冲触发器电路，包括延时单元、第一锁存器、第二锁存器和比较单元，其中，所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，以使所述第一锁存器和所述第二锁存器构成脉冲触发器；当测试使能信号为第一信号时，所述延时单元用于控制所述第一锁存器和所述比较单元的输出信号恒定；当所述测试使能信号为第二信号时，所述比较单元用于根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果。降低了脉冲触发器电路的功耗。

Pulse trigger circuit

The embodiment of the present invention provides a pulse trigger circuit including a delay unit, a first latch, a second latch and a comparison unit, wherein the delay unit is connected with the first latch, the comparison unit is connected with the first latch and the second latch respectively, and the first latch and the second latch are connected to make the first latch. The delay unit is used to control the output signal of the first latch and the comparison unit to be constant when the test enabling signal is the first signal; when the test enabling signal is the second signal, the comparison unit is used to determine the timing detection result according to the output of the first latch and the second latch. The power consumption of the pulse trigger circuit is reduced.

【技术实现步骤摘要】
脉冲触发器电路
本专利技术实施例涉及电路领域，尤其涉及一种脉冲触发器电路。
技术介绍
当处于功能模式时，脉冲触发器在时钟信号的高或低有效期间内，其输出随着输入的改变而改变；而处于扫描模式时，在时钟信号的上升沿或下降沿，脉冲触发器的输出随着输入的改变而改变；在其它情况下脉冲触发器的输出保持恒定。在基于触发器的时序电路设计中，可以通过时序检测的方法确定触发器电路中延时最大的路径，并根据延时最大的路径对应的频率，预测触发器电路的最高频率，并根据预测得到的最高频率对电路设计进行优化。在现有技术中，在进行时序检测时，通常在触发器电路中增加影子触发器，影子触发器的数据输入比触发器的数据输入增加一定的相位差，并通过比较触发器和影子触发器的采样值预测电路的最高频率。然而，在上述过程中，由于需要在触发器电路中增加影子触发器，导致电路的功耗过高。
技术实现思路
本专利技术实施例提供一种脉冲触发器电路，降低了脉冲触发器电路的功耗。第一方面，本专利技术实施例提供一种脉冲触发器电路，包括延时单元、第一锁存器、第二锁存器和比较单元，其中，所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，以使所述第一锁存器和所述第二锁存器构成脉冲触发器；当测试使能信号为第一信号时，所述延时单元用于控制所述第一锁存器和所述比较单元的输出信号恒定；当所述测试使能信号为第二信号时，所述比较单元用于根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果。在一种可能的实施方式中，所述电路还包括第一选择单元、第二选择单元和时钟切换单元，其中，所述延时单元的输出端与所述第一选择单元的输入端连接；所述第一锁存器的输入端分别与所述第一选择单元和所述时钟切换单元的输出端连接；所述第一锁存器的输出端分别与所述第二选择单元和所述比较单元的输入端连接；所述第二选择单元的输出端与所述第二锁存器的输入端连接。在一种可能的实施方式中，所述电路还包括第一控制单元，所述第一控制单元分别与所述第一选择单元、第二选择单元和所述时钟切换单元连接，其中，所述第一控制单元用于生成扫描使能信号，并向所述第一选择单元、第二选择单元和所述时钟切换单元发送所述扫描使能信号，所述扫描使能信号用于指示所述脉冲触发器电路为扫描模式或者功能模式。在一种可能的实施方式中，所述电路还包括第二控制单元，所述第二控制单元分别与所述延时单元和所述比较单元连接，其中，所述第二控制单元用于生成测试使能信号，并向所述延时单元和所述比较单元发送所述测试使能信号，所述测试使能信号用于指示在所述脉冲触发器电路为功能模式时是否进行时序检测。在一种可能的实施方式中，所述电路还包括脉冲生成单元，所述脉冲生成单元分别与所述时钟切换单元和所述第二锁存器连接，其中，所述脉冲生成单元用于生成时钟信号，并向所述时钟切换单元和所述第二锁存器发送所述时钟信号。在一种可能的实施方式中，所述延时单元和所述第二选择单元还用于接收数据输入信号；所述第一选择单元还用于接收扫描输入信号；在一种可能的实施方式中，所述延时单元包括第一与非门和N个第一反相器，其中，所述第一与非门和所述N个第一反相器依次连接，所述N为大于0的奇数；所述第一与非门的输入端分别用于接收数据输入信号和所述测试使能信号；所述N个依次连接的第一反相器中最后一个第一反相器的输出端与所述第一锁存器的输入端连接。在一种可能的实施方式中，所述时钟切换单元包括第二反相器和第三选择单元，其中，所述第二反相器的输入端用于接收时钟信号，所述第二反相器的输出端与所述第三选择单元的输入端连接；所述第三选择单元的输入端还用于接收所述时钟信号和扫描使能信号，所述第三选择单元的输出端与所述第一锁存器的输入端连接。在一种可能的实施方式中，所述比较单元包括第二与非门和同或门，其中，所述第二与非门的输入端与所述第二锁存器的输出端连接，所述第二与非门的输入端还用于接收所述测试使能信号，所述第二与非门的输出端与所述同或门的输入端连接；所述同或门的输入端还与所述第一锁存器的输出端连接。在一种可能的实施方式中，所述第一选择单元为双路选择器；和/或，所述第二选择单元为双路选择器；和/或，所述第三选择单元为双路选择器。本专利技术实施例提供的脉冲触发器电路，包括延时单元、第一锁存器、第二锁存器和比较单元，其中，延时单元与第一锁存器连接，比较单元分别与第一锁存器和第二锁存器连接，第一锁存器和第二锁存器连接，以使第一锁存器和第二锁存器构成脉冲触发器；当测试使能信号为第一信号时，延时单元用于控制第一锁存器和比较单元的输出信号恒定；当测试使能信号为第二信号时，比较单元用于根据第一锁存器和第二锁存器的输出确定时序检测结果。在上述过程中，当需要对电路进行时序检测时，对脉冲触发器的第一锁存器的数据输入信号进行延时处理，不对脉冲触发器的第二锁存器进行延时处理，并通过比较单元比较第一锁存器的输出和第二锁存器的输出，以确定时序检测结果。在上述时序检测过程中，无需在脉冲触发器电路中增加额外的脉冲触发器进行时序检测，不但可以降低电路的功耗，还可以减少电路的面积。进一步的，在不需要进行时序检测时，还可以控制测试使能信号，使得延时单元、第一锁存器和比较单元不翻转，进一步的降低电路的功耗。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术实施例提供的一种脉冲触发器电路的结构示意图；图2为本专利技术实施例提供的另一种脉冲触发器电路的结构示意图；图3为本专利技术实施例提供的又一种脉冲触发器电路的结构示意图；图4为本专利技术实施例提供的一种时序关系示意图；图5为本专利技术实施例提供的另一种时序关系示意图。附图标记说明：11：延时单元；12：第一锁存器；13：第二锁存器；14：比较单元；15：第一选择单元；16：第二选择单元；17：时钟切换单元；18：第一控制单元；19：第二控制单元；110：脉冲生成单元；A1：第一与非门；A2：第二与非门；N1：第一反相器；N2：第一反相器；N3：第一反相器；N4：第二反相器；X：同或门。具体实施方式为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。下面，通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，下面几个具体实施例可以相互结合，对于相同或相似的内容，在不同的实施例中不再进行重复说明。图1为本专利技术实施例提供的一种脉冲触发器电路的结构示意图。请参见图1，该脉冲触发器电路包括延时单元11、第一锁存器12、第二锁存器13和比较单元14，其中，延时单元11与第一锁存器12连接，比较单元14分别与第一锁存器12和第二锁存器13连接，第一锁存器12和第二锁存器13连接，以使第一锁存器12和第二锁存器13构成脉本文档来自技高网...

【技术保护点】
1.一种脉冲触发器电路，其特征在于，包括延时单元、第一锁存器、第二锁存器和比较单元，其中，所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，以使所述第一锁存器和所述第二锁存器构成脉冲触发器；当测试使能信号为第一信号时，所述延时单元用于控制所述第一锁存器和所述比较单元的输出信号恒定；当所述测试使能信号为第二信号时，所述比较单元用于根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果。

【技术特征摘要】
1.一种脉冲触发器电路，其特征在于，包括延时单元、第一锁存器、第二锁存器和比较单元，其中，所述延时单元与所述第一锁存器连接，所述比较单元分别与所述第一锁存器和所述第二锁存器连接，所述第一锁存器和所述第二锁存器连接，以使所述第一锁存器和所述第二锁存器构成脉冲触发器；当测试使能信号为第一信号时，所述延时单元用于控制所述第一锁存器和所述比较单元的输出信号恒定；当所述测试使能信号为第二信号时，所述比较单元用于根据所述第一锁存器和所述第二锁存器的输出确定时序检测结果。2.根据权利要求1所述的电路，其特征在于，所述电路还包括第一选择单元、第二选择单元和时钟切换单元，其中，所述延时单元的输出端与所述第一选择单元的输入端连接；所述第一锁存器的输入端分别与所述第一选择单元和所述时钟切换单元的输出端连接；所述第一锁存器的输出端分别与所述第二选择单元和所述比较单元的输入端连接；所述第二选择单元的输出端与所述第二锁存器的输入端连接。3.根据权利要求2所述的电路，其特征在于，所述电路还包括第一控制单元，所述第一控制单元分别与所述第一选择单元、第二选择单元和所述时钟切换单元连接，其中，所述第一控制单元用于生成扫描使能信号，并向所述第一选择单元、第二选择单元和所述时钟切换单元发送所述扫描使能信号，所述扫描使能信号用于指示所述脉冲触发器电路为扫描模式或者功能模式。4.根据权利要求2所述的电路，其特征在于，所述电路还包括第二控制单元，所述第二控制单元分别与所述延时单元和所述比较单元连接，其中，所述第二控制单元用于生成测试使能信号，并向所述延时单元和所述比较单元发送所述测试使能信号，所述测试使能信号用于指示在所述脉冲触发器电路为功能模式时是否进行时序检...

【专利技术属性】
技术研发人员：石瑞恺，杨梁，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：北京,11