The invention relates to a NAND flash memory control system based on an adaptive prototype LDPC code. The main storage system controller including NAND flash memory, erase number recording module, encoder and decoder; the input end of the erase number recording module is connected with the main storage system controller of NAND flash memory, and the output end of the erase number recording module is connected with the encoder and decoder respectively; the data input interface of the main storage system controller of the NAND flash memory is connected with the input of the encoder. Outside, the data output interface of the main storage system controller of NAND flash memory is connected with the input end of the decoder; the encoder selects different basic matrices for encoding and sending to the output end according to the state signals sent by the erase number recording module; and the decoder chooses corresponding basic matrices for decoding according to the state signals sent by the erase number recording module. Code and output the result. The invention saves the flash memory space resources, improves the overall performance of the flash memory and prolongs the service life of the flash memory.
【技术实现步骤摘要】
基于自适应原模图LDPC码的NAND闪存控制系统
本专利技术涉及电子通信领域中的信道编码,尤其涉及一种基于自适应原模图LDPC码的NAND闪存控制系统。
技术介绍
NAND闪存目前在电子产品中广泛使用,而NAND闪存伴随技术规模的加快,生产工艺的进步,例如多层单元闪存MLC(Multi-level-cell)技术的成熟已经替代了SLC(Single-level-cell)技术,而且拥有更大存储容量的TLC(Trinary-level-cell)技术的发展不断提高自己的市场占额。MLC,TLC等技术的存在,使得闪存的存储单元存储信息增加的同时,相邻电压层级的间隔也在减小,伴随而来的就是闪存系统误码率的提升。在闪存系统中,误码率主要来源于存储单元之间的干扰和随时间而来的存储电压损耗。因此,为了保证NAND闪存能够在逐渐变高的误码率下保持稳定可靠的性能,在系统中运用更强的纠错码成为一个研究的重点方向。具有更强可靠性的NAND闪存也将在未来市场中更具竞争力。在NAND闪存中,硬件单元会因为信息不断的擦除和写入而磨损,所以使用频率越高或是使用时间越久,闪存的工作性能就会越低。在MLC、TLC等技术应用下的NAND闪存,随着容量的提升,本身尺寸就在缩小的NAND闪存变得更容易受到电路级噪声的干扰,以致闪存在处理信息过程中出现错误的频率上升,可靠性下降。通常在NAND闪存应用的系统中,要求错误率(BER)小于10-15。Gallager所提出的的低密度奇偶检验(low-density-parity-check,LDPC)码是一类优越的纠错码,LDPC码近年来发展的趋势非 ...
【技术保护点】
1.一种基于自适应原模图LDPC码的NAND闪存控制系统,其特征在于,包括NAND闪存的主存储系统控制器、擦写次数记录模块、自适应多码率LDPC码编码器、自适应多码率LDPC码译码器;所述擦写次数记录模块的输入端连接NAND闪存的主存储系统控制器,擦写次数记录模块的输出端分别连接自适应多码率LDPC码编码器和自适应多码率LDPC码译码器;所述NAND闪存的主存储系统控制器的数据输入接口连接所述自适应多码率LDPC码编码器的输出端,NAND闪存的主存储系统控制器的数据输出接口与所述自适应多码率LDPC码译码器的输入端相连;所述自适应多码率LDPC码编码器根据擦写次数记录模块所送入的状态信号,内部选用不同的基础矩阵进行编码并送到输出端;所述自适应多码率LDPC码译码器根据擦写次数记录模块送入的状态信号选择相对应的基础矩阵进行译码并输出结果。
【技术特征摘要】
1.一种基于自适应原模图LDPC码的NAND闪存控制系统,其特征在于,包括NAND闪存的主存储系统控制器、擦写次数记录模块、自适应多码率LDPC码编码器、自适应多码率LDPC码译码器;所述擦写次数记录模块的输入端连接NAND闪存的主存储系统控制器,擦写次数记录模块的输出端分别连接自适应多码率LDPC码编码器和自适应多码率LDPC码译码器;所述NAND闪存的主存储系统控制器的数据输入接口连接所述自适应多码率LDPC码编码器的输出端,NAND闪存的主存储系统控制器的数据输出接口与所述自适应多码率LDPC码译码器的输入端相连;所述自适应多码率LDPC码编码器根据擦写次数记录模块所送入的状态信号,内部选用不同的基础矩阵进行编码并送到输出端;所述自适应多码率LDPC码译码器根据擦写次数记录模块送入的状态信号选择相对应的基础矩阵进行译码并输出结果。2.根据权利要...
【专利技术属性】
技术研发人员:陈平平,陈嘉栎,谢肇鹏,欧建辉,
申请(专利权)人:福州大学,
类型:发明
国别省市:福建,35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。