连续逼近式模拟至数字转换的校正装置制造方法及图纸

本发明专利技术揭露了一种连续逼近式模拟至数字转换的校正装置，能够校正一数字输出。该校正装置的一实施例包含一连续逼近暂存器式模拟至数字转换器(SAR ADC)以及一数字电路。该SAR ADC用来产生一数字输出。该数字电路于该数字输出符合一亚稳态输出时，依据一预设修正来校正该数字输出。上述亚稳态输出关联一亚稳态二进制比较序列，该亚稳态二进制比较序列包含连续K个比较结果，该K个比较结果依序包含一第一比较结果、一第二比较结果、以及连续M个比较结果，该第一比较结果与该第二比较结果相同，该M个比较结果相同，该第一比较结果与该第二比较结果与该M个比较结果的每一个不同。藉此以低复杂度与低功耗的方式解决亚稳态问题。

【技术实现步骤摘要】
连续逼近式模拟至数字转换的校正装置
本专利技术是关于校正装置，尤其是关于模拟至数字转换的校正装置。
技术介绍
近年来，基于较低的复杂度与较佳的功耗表现，连续逼近暂存器式模拟至数字转换器(successiveapproximationregisterADC,SARADC)的架构被广泛地使用。然而，SARADC的运作与比较器的输出息息相关，比较器可能因为两输入信号过于相近而输出错误的比较结果，其可能进一步导致后续的比较结果错误以及导致SARADC之输出结果过度偏离正确结果，上述问题通常被称为该SARADC发生了亚稳态(metastability)。为解决SARADC的亚稳态问题，目前技术提供了下列二种解法：(1)利用定时器(timer)来判断比较器之比较时间是否过长，从而判断是否因为被比较的两输入信号过于相近而有亚稳态发生。上述解法有应用受限的问题。该解法可见于下列文献：AkiraShikata,StudentMember,IEEE,RyotaSekimoto,StudentMember,IEEE,TadahiroKuroda,Fellow,IEEE,andHirokiIshikuro,Member,IEEE,“A0.5V1.1MS/sec6.3fJ/Conversion-StepSAR-ADCWithTri-LevelComparatorin40nmCMOS”,IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.47,NO.4,APRIL2012.(2)调整比较器输出之判读转态点以及调整SARADC之数字至模拟转换器所输入的位值的判读转态点。上述解法有无法构成闭回路校正的问题。该解法可见于下列文献：Hyeok-KiHong,StudentMember,IEEE,WanKim,StudentMember,IEEE,Hyun-WookKang,Sun-JaePark,MichaelChoi,Ho-JinPark,andSeung-TakRyu,SeniorMember,IEEE,“ADecision-Error-Tolerant45nmCMOS7b1GS/sNonbinary2b/CycleSARADC”,IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.50,NO.2,FEBRUARY2015.
技术实现思路
鉴于先前技术的不足，本专利技术之一目的在于提供一种连续逼近式模拟至数字转换的校正装置，以解决亚稳态的问题。本专利技术揭露了一种连续逼近式模拟至数字转换的校正装置，能够校正一数字输出，该校正装置的一实施例包含一连续逼近暂存器式模拟至数字转换器(successiveapproximationregisteranalog-to-digitalconverter,SARADC)以及一数字电路。该SARADC用来产生一数字输出。该数字电路用来判断该数字输出是否符合一亚稳态输出，并于该数字输出符合该亚稳态输出时，依据一预设修正来校正该数字输出，其中，该亚稳态输出关联一亚稳态二进制比较序列，该亚稳态二进制比较序列包含连续K个比较结果(例如：110000或001111)，该K个比较结果依序包含一第一比较结果、接续该第一比较结果的一第二比较结果、以及接续该第二比较结果的连续M个比较结果，该第一比较结果与该第二比较结果相同，该第一比较结果与该第二比较结果不同于该M个比较结果的每一个，该K与该M的每一个为一不小于1的整数。有关本专利技术的特征、实作与功效，兹配合图式作较佳实施例详细说明如下。附图说明图1显示连续逼近暂存器式模拟至数字转换器中的数字至模拟转换器在时间轴上的所有可能输出值的范例；图2显示一取样输入值输入至图1的连续逼近暂存器式模拟至数字转换器以进行比较；图3显示一取样输入值输入至图1的连续逼近暂存器式模拟至数字转换器以进行比较；图4显示本专利技术之连续逼近式模拟至数字转换的校正装置的一实施例；以及图5显示图4之连续逼近暂存器式模拟至数字转换器的一实施例。[图的符号简单说明]400连续逼近式模拟至数字转换的校正装置410连续逼近暂存器式模拟至数字转换器(SARADC)412第一输入电路414第二输入电路416比较器418控制电路420数字电路Vip差动信号之正端信号Vin差动信号之负端信号V1第一输入信号V2第二输入信号具体实施方式图1显示连续逼近暂存器式模拟至数字转换器(successiveapproximationregisteranalog-to-digitalconverter,SARADC)中，数字至模拟转换器(digital-to-analogconverter,DAC)在时间轴(t)上的所有可能输出值(VDAC(LSB))的范例，该些输出值是以该DAC的最小有效位(leastsignificantbit,LSB)的大小为单位，该DAC是5位的DAC，首次输出值是一中间值24LSB＝16LSB；该DAC的第二次输出值是该中间值16LSB±23LSB；该DAC的第三次输出值是该第二次输出值±22LSB；该DAC的第四次输出值是该第三次输出值±21LSB；该DAC的第五次输出值是该第四次输出值±20LSB。图2显示一取样输入值24.9LSB输入至图1的SARADC以进行5次比较的示意图，其中浅色实线代表于上述比较中未被使用的输出值。由图2可知，于第一次比较中，该DAC的首次输入值16LSB远小于该取样输入值24.9LSB，故该DAC依据第一次比较结果所输出的第二次输出值(16LSB+8LSB＝24LSB)，正常而言会趋近该取样输入值；接下来，由于该DAC的第二次输出值24LSB与该取样输入值24.9LSB差距甚小，若该SARADC之比较器无法正确比较出谁大谁小，该DAC依据第二次比较结果所输出的第三次输出值，有可能是24LSB+4LSB＝28LSB(如图2之短折线所示)或是24LSB-4LSB＝20LSB(如图2之点线所示)；若后续的比较操作的结果均正确，5次比较的结果依序会是00111(如图2之黑色实线与短折线所示)或是01000(如图2之黑色实线与点线所示)，其中0代表比较结果指出该DAC之输入值小于该取样输入值，1代表比较结果指出该DAC之输入值大于该取样输入值，0与1所代表的意义可视需求互换。无论该SARADC的比较结果为00111或01000，吾人可从最后多次的比较结果均为1或0推知，该DAC的第三次输出值(28LSB或20LSB)与该取样输入值(24.9LSB)的差异，是大于该DAC的后续输出值能够趋近该取样输入值的程度，这导致了最后三次的比较结果均为1或0，因此，吾人可据以判断该DAC的第二次输出值可能与该取样输入值甚为接近，从而判断该DAC的第二次比较结果可能是错的(或说该DAC的第二次比较操作可能有亚稳态的问题)，换言之，该SARADC的输出可能是一亚稳态输出(metastableoutput)。图3同样显示一取样输入值(24.9LSB)输入至图1的SARADC以进行比较的示意图，其中浅色实线代表于上述比较中未被使用的输出值。相较于图2，图3显示第三次的比较结果是错误的，这可能是由第二次比较的异常操作所引起，详言之，由于该DAC的第二次输出值相当接近本文档来自技高网...

【技术保护点】
1.一种连续逼近式模拟至数字转换的校正装置，能够校正一数字输出，该连续逼近式模拟至数字转换的校正装置包含：一连续逼近暂存器式模拟至数字转换器，用来产生该数字输出；以及一数字电路，用来判断该数字输出是否符合一亚稳态输出，并于该数字输出符合该亚稳态输出时，依据一预设修正来校正该数字输出，其中，该亚稳态输出关联一亚稳态二进制比较序列，该亚稳态二进制比较序列包含连续K个比较结果，该K个比较结果依序包含一第一比较结果、接续该第一比较结果的一第二比较结果、以及接续该第二比较结果的连续M个比较结果，该第一比较结果与该第二比较结果相同，该M个比较结果相同，该第一比较结果与该第二比较结果不同于该M个比较结果的每一个，该K与该M的每一个为一不小于1的整数。

【技术特征摘要】
1.一种连续逼近式模拟至数字转换的校正装置，能够校正一数字输出，该连续逼近式模拟至数字转换的校正装置包含：一连续逼近暂存器式模拟至数字转换器，用来产生该数字输出；以及一数字电路，用来判断该数字输出是否符合一亚稳态输出，并于该数字输出符合该亚稳态输出时，依据一预设修正来校正该数字输出，其中，该亚稳态输出关联一亚稳态二进制比较序列，该亚稳态二进制比较序列包含连续K个比较结果，该K个比较结果依序包含一第一比较结果、接续该第一比较结果的一第二比较结果、以及接续该第二比较结果的连续M个比较结果，该第一比较结果与该第二比较结果相同，该M个比较结果相同，该第一比较结果与该第二比较结果不同于该M个比较结果的每一个，该K与该M的每一个为一不小于1的整数。2.根据权利要求1所述的连续逼近式模拟至数字转换的校正装置，其中该M不小于2。3.根据权利要求1所述的连续逼近式模拟至数字转换的校正装置，其中该连续逼近暂存器式模拟至数字转换器执行多次比较作业，以产生该数字输出，该连续逼近暂存器式模拟至数字转换器于执行完该多次比较作业后，进一步执行一冗余比较作业以产生一冗余比较结果，于该冗余比较结果与该多次比较作业的一最后比较结果相同后，该数字电路再进一步判断该数字输出是否符合该亚稳态输出。4.根据权利要求3所述的连续逼近式模拟至数字转换的校正装置，其中该连续逼近暂存器式模拟至数字转换器包含一电容阵列，该电容阵列包含一最小有效位电容与一冗余电容，该冗余电容的电容值大于该最小有效位电容的电容值，该连续逼近暂存器式模拟至数字转换器利用该冗余电容来进行一冗余的电荷重分配作业，接着再执行该冗...

【专利技术属性】
技术研发人员：林圣雄，赖杰帆，黄亮维，陈志龙，黄诗雄，
申请(专利权)人：瑞昱半导体股份有限公司，
类型：发明
国别省市：中国台湾,71