存储器控制器、存储器控制方法以及半导体存储装置制造方法及图纸

存储器控制器利用同一总线信号线向多个存储器装置的每一个传送指令、地址和数据，并在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线来传送用于识别总线信号线中的指令、地址和数据的识别信号。存储器控制器在以识别信号表示数据并利用总线信号线向第1存储器装置转送数据时，对第1存储器装置中断数据的转送，并以识别信号表示指令来发行针对第2存储器装置的指令，以识别信号表示地址来发行针对第2存储器装置的地址。

Memory Controller, Memory Control Method and Semiconductor Storage Device

The memory controller uses the same bus signal line to transmit instructions, addresses and data to each of the multiple memory devices, and configures signals in the signal line, so that the identification signals used to identify instructions, addresses and data in the bus signal line are transmitted using the common memory signal lines of the multiple memory devices. When the memory controller expresses data with recognition signal and transfers data to the first memory device by bus signal line, it interrupts the transfer of data in the first memory device, and issues instructions for the second memory device with recognition signal indicating instruction, and issues addresses for the second memory device with recognition signal indicating address.

【技术实现步骤摘要】
【国外来华专利技术】存储器控制器、存储器控制方法以及半导体存储装置
本专利技术涉及在半导体元件间传送信号的信号传送技术。
技术介绍
近年来，利用闪速存储器的存储产品的市场有扩大倾向，伴随于此，对存储产品的大容量以及高性能化的需要也在提高。为了使存储产品大容量化，提高芯片、LSI、ASIC、CPU等各种器件对基板的安装密度很重要。例如，若能使存储器控制器小型化，则就能提高基板上的器件的安装密度。存储器控制器等硅芯片会被封入到给定尺寸的封装。由于封装的物理尺寸依赖于引脚数量，所以为了使存储器控制器小型化，削减其信号线的数量是有效的。在专利文献1中，公开了一种用于抑制信号线以及芯片的引脚数量等的增加并且确保必要的存储器频带的技术。在专利文献1的摘要中，记载了“对多个存储器，按每个存储器独立地连接数据总线。此外，对多个存储器，按每个存储器独立地连接选择信号线。指令信号线在多个存储器之间被共有地连接。在输出了针对多个存储器之中的至少两个存储器的来自总线主控器的访问请求的情况下，控制部进行指令控制，使得与该访问请求相应的指令不会在指令信号线中被重复发行”。通过该技术，能够减少信号线的数量以及芯片的引脚数量，实现器件的小型和产品的高密度安装。在先技术文献专利文献专利文献1：JP特开2012-226491号公报
技术实现思路
专利技术想要解决的课题但是，专利文献1记载的技术不能应用于以公共的信号线来传送半导体存储器元件的地址/指令信号和数据信号的接口(以下称为“多路复用接口”)。理由是因为，在多路复用接口中，由于以相同的信号线来传送数据信号、地址信号和指令信号，因此无法采用如下这样的结构：针对多个存储器分别独立地设置数据总线和选择信号线，而对多个存储器公共地设置指令信号线。本专利技术的目的在于，提供一种能够抑制使用多路复用接口的存储器控制器的性能降低并且削减信号线数量的技术。用于解决课题的手段根据本专利技术的一个实施方式的存储器控制器是对多个存储器装置进行控制的存储器控制器。存储器控制器利用同一总线信号线向多个存储器装置的每一个传送指令、地址和数据，并在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线来传送用于识别总线信号线中的指令、地址和数据的识别信号。存储器控制器在以识别信号表示数据并利用总线信号线向第1存储器装置转送数据时，对第1存储器装置中断数据的转送，并以识别信号表示指令来发行针对第2存储器装置的指令，以识别信号表示地址来发行针对第2存储器装置的地址。专利技术效果根据本专利技术，在利用同一总线信号线传送指令、地址、和数据的信号传送构成中，通过在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线来传送总线信号线中的识别信号，从而能够削减信号线的数量，并且通过无论哪一个存储器装置处于数据转送中都将其中断并发行针对其他存储器装置的指令以及地址，从而能够抑制数据转送的性能劣化。附图说明图1是表示本实施方式的半导体存储装置的一例的图。图2是表示实施例1涉及的半导体存储装置的构成例的图。图3是表示为了与实施例1进行比较而按每个总线单独地设置识别信号的情况下的写入时的存储器控制器的动作例的序列图。图4是表示实施例1中的写入时的存储器控制器的动作例的序列图。图5是实施例1涉及的半导体存储装置的总线的控制流程图的例子。图6是用于说明实施例1涉及的存储器控制器200的内部动作的图。图7是表示实施例2涉及的半导体存储装置的构成例的图。图8是表示实施例3涉及的半导体存储装置的构成例的图。图9是表示实施例4涉及的半导体存储装置的构成例的图。具体实施方式首先，说明本实施方式。图1是表示本实施方式的半导体存储装置的一例的图。参照图1，在基板10上安装有存储器控制器20以及多个存储器装置30。存储器控制器20与多个存储器装置30连接。存储器装置30可以是存储器元件，也可以是多个存储器元件的集合体。存储器控制器20是使用了利用同一总线信号线11、12传送指令、地址和数据的多路复用接口(Multiplexinterface)的存储器控制器。存储器控制器20利用同一总线信号线11、12以时分方式向多个存储器装置30的每一个传送指令、地址和数据，并在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线21以时分方式传送用于识别总线信号线11、12中的指令、地址和数据的识别信号。存储器控制器20在用存储器公共信号线21的识别信号表示数据并利用总线信号线11向第1存储器装置(例如存储器装置#0)转送数据时，对第1存储器装置中断数据的转送，并用识别信号表示指令来发行针对第2存储器装置(例如存储器装置#1)的指令，用识别信号表示地址来发行针对第2存储器装置的地址。这样，在使用了多路复用接口的存储器控制器20中，通过在信号线中配置信号使得利用多个存储器装置30公共的存储器公共信号线21以时分方式传送用于识别总线信号线11、12中的指令、地址和数据的识别信号，从而削减信号线的数量。并且，通过无论哪一个存储器装置30处于数据转送中都将其中断并发行针对其他存储器装置30的指令以及地址，从而能够抑制数据转送的性能劣化。此时，存储器控制器20在对第1存储器装置30中断数据的转送，并用识别信号表示指令来发行针对第2存储器装置30的指令，用识别信号表示地址来发行针对第2存储器装置30的地址之后，对第1存储器装置30重新开始数据的转送，并对第2存储器装置30开始数据的转送。由此，能够对第1存储器装置30和第2存储器装置30并行地进行数据转送，所以能够良好地抑制数据转送的性能劣化。关于存储器控制器20，作为其内部构成的一例，可以针对每个存储器装置30具有：以期望的定时发送指令以及地址的指令地址控制电路；和以期望的定时收发数据的数据收发控制电路，并且针对多个存储器装置30公共地具有：对多个指令地址控制电路间的识别信号的输出定时进行调停的调停电路；和将来自多个指令地址控制电路的识别信号合成到存储器公共信号线21的OR电路即选择器电路。此外，存储器控制器20也可以在第1存储器装置30进行数据转送的期间，监视有无对其他存储器装置30的指令发行请求。在该情况下，存储器控制器20若探测到指令发行请求，则中断第1存储器装置30的数据转送，并发行对成为指令发行请求的对象的存储器装置30的指令即可。由此，在第1存储器装置30处于数据转送的过程中监视其他存储器装置30的指令发行请求，若探测到指令发行请求，则中断第1存储器装置30的数据转送并发行指令，因此能够以无浪费的监视来监视指令发行请求，只要有指令发行请求便能够迅速地探测并发行指令。此外，作为一例，识别信号包含：表示总线信号线11、12上的地址是能够锁存的地址锁存使能信号；表示总线信号线11、12上的指令是能够锁存的指令锁存使能信号；和表示将地址或者指令锁存的定时的写使能信号。此外，也可以将多个存储器装置30群组化成分别包含多个存储器装置30的多个群组。在该情况下，使得存储器控制器20输出每个存储器装置30的总线信号线11、12和群组中包含的多个存储器装置30公共的每个群组的存储器公共信号线21即可。即使在存储器装置30的个数较多而若将存储器公共信号线21与全部存储器装置30公共连接则存储器公共信号线21的负载电容过大而致使传送速度降低的本文档来自技高网...

【技术保护点】
1.一种存储器控制器，对多个存储器装置进行控制，其特征在于，利用同一总线信号线向多个存储器装置的每一个传送指令、地址和数据，并在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线来传送用于识别所述总线信号线中的指令、地址和数据的识别信号，在以所述识别信号表示数据并利用所述总线信号线向第1存储器装置转送数据时，对所述第1存储器装置中断数据的转送，并以所述识别信号表示指令来发行针对第2存储器装置的指令，以所述识别信号表示地址来发行针对所述第2存储器装置的地址。

【技术特征摘要】
【国外来华专利技术】1.一种存储器控制器，对多个存储器装置进行控制，其特征在于，利用同一总线信号线向多个存储器装置的每一个传送指令、地址和数据，并在信号线中配置信号，使得利用多个存储器装置公共的存储器公共信号线来传送用于识别所述总线信号线中的指令、地址和数据的识别信号，在以所述识别信号表示数据并利用所述总线信号线向第1存储器装置转送数据时，对所述第1存储器装置中断数据的转送，并以所述识别信号表示指令来发行针对第2存储器装置的指令，以所述识别信号表示地址来发行针对所述第2存储器装置的地址。2.根据权利要求1所述的存储器控制器，其中，所述存储器控制器在对所述第1存储器装置中断数据的转送，并以所述识别信号表示指令来发行针对所述第2存储器装置的指令，以所述识别信号表示地址来发行针对所述第2存储器装置的地址之后，对所述第1存储器装置重新开始数据的转送，对所述第2存储器装置开始数据的转送。3.根据权利要求1所述的存储器控制器，其中，针对每个所述存储器装置具有：指令地址控制电路，其以期望的定时发送指令以及地址；和数据收发控制电路，其以期望的定时收发数据，针对所述多个存储器装置公共地具有：调停电路，其对多个所述指令地址控制电路间的识别信号的输出定时进行调停；和选择器电路，其是将来自多个所述指令地址控制电路的识别信号合成于所述存储器公共信号线的OR电路。4.根据权利要求1所述的存储器控制器，其中，在所述第1存储器装置进行数据转送的期间，监视有无针对其他存储器装置的指令发行请求，若探测到所述指令发行请求，则中断所述第1存储器装置的数据转送，发行针对成为所述指令发行请求的对象的存储器装置的指令。5.根据权利要求1所述的存储器控制器，其中，所述识别信号包含：地址锁存使能信号，其表示所述总线信号线上的所述地址能够锁存；指令锁存使能信号，其表示所述总线信号线上的所述指令能够锁存；和写使能信号，其表示锁存所述地址或者所述指令的定时。6.根据权利要求1所述的存储器控制器，其中，所述多个存储器装置被分组为分别包含多个存储器装置的多个群组，所述存储器控制器输出每个所述存...

【专利技术属性】
技术研发人员：池田康浩，植松裕，押见匡贡，
申请(专利权)人：株式会社日立制作所，
类型：发明
国别省市：日本,JP