封装元件及其制作方法技术

本发明专利技术公开了一种封装元件及其制作方法，该封装元件包括导电垫、保护区块以及重布线层。保护区块设置于导电垫上。重布线层设置于保护区块上，且导电垫通过保护区块电连接至重布线层。

【技术实现步骤摘要】
封装元件及其制作方法
本专利技术涉及一种封装元件以及其制作方法，特别是涉及一种使用面板级扇出型封装(fan-outpanellevelpackage,FOPLP)技术的封装元件以及其制作方法。
技术介绍
在电子元件封装技术中，晶圆级扇出型封装(fan-outwaferlevelpackage，FOWLP)技术是将电子元件制作于晶圆上，进行封装与切割。然而，由于现今常见的大尺寸晶圆的直径仅约300毫米(mm)，因此在晶圆上能同时制作封装的电子元件数量有限，为此业界开发出面板级扇出型封装(FOPLP)技术取代晶圆级封装技术。于现有面板级扇出型封装技术中，一般会将重布线层(redistributionlayer)制作于硬质载板上，再将电子元件设置于重布线层上，然后才将硬质载板从重布线层上剥离。然而，重布线层的下表面除了导电垫之外还会有重布线层的介电层暴露出，因此在清洗与蚀刻过程中介电层将相对于导电垫容易受到过度蚀刻，造成重布线层中的结构受到破坏，影响整个封装元件的特性。有鉴于此，传统面板级扇出型封装方法仍有待进一步改善。
技术实现思路
本专利技术的一实施例提供一种封装元件，包括导电垫、保护区块以及重布线层。保护区块设置于导电垫上。重布线层设置于保护区块上，且导电垫通过保护区块电连接至重布线层。本专利技术的实施例还提供一种封装元件的制作方法。首先，于载板上形成离型层。然后，于离型层上形成保护层与导电垫，其中导电垫设置于保护层的一侧上。接着，于保护层与导电垫上形成重布线层。随后，移除离型层与载板，并蚀刻保护层。本专利技术提供的封装元件以及其制作方法是在形成离型层与形成重布线层之间进一步形成整面覆盖的保护层，以保护所形成的重布线层免于在清洗制程或蚀刻制程受到损坏，进而使清洗制程可有效地清洁保护层或导电垫的下表面。藉此，可有助于将导电球黏着于导电垫的下表面，以避免因导电球与导电垫的接合不佳所产生的高阻值或因导电球从导电垫脱落所产生的断路，进而提高产品合格率。附图说明图1、图2为本专利技术第一实施例的封装元件的制作方法示意图；图3～图5为本专利技术第二实施例的封装元件的制作方法示意图；图6、图7为本专利技术第三实施例的封装元件的制作方法示意图；图8、图9为本专利技术第四实施例的封装元件的制作方法示意图；图10为本专利技术的封装元件应用至电子设备的一实例的示意图。附图标记说明：100、300、600-封装元件；102-载板；104-离型层；106、306、426b-导电垫；108、308、426a、508-保护层；108a、508a-保护区块；110-重布线层；112a-第一介电层；112b-第二介电层；112c-第三介电层；112v-通孔；114a-第一图案化导电层；114b-第二图案化导电层；114c-第三图案化导电层；1141-导线；1142-接垫；116-接合材料；118-电子元件；118a-芯片接垫；120-封胶层；124-导电球；426-导电层；D1-切割线；Z-俯视方向；EA-电子设备。具体实施方式为使本领域技术人员能更进一步了解本专利技术，以下特列举本专利技术的实施例，并配合附图详细说明本专利技术的构成内容及所欲达成的功效。须注意的是，附图均为简化的示意图，因此，仅显示与本专利技术有关之元件与组合关系，以对本专利技术的基本架构或实施方法提供更清楚的描述，而实际的元件与布局可能更为复杂。另外，为了方便说明，本专利技术的各附图中所示的元件并非以实际实施的数目、形状、尺寸做等比例绘制，其详细的比例可依照设计的需求进行调整。另外，当在本说明书中使用术语"包括"和/或"具有"时，其指定了所述特征、区域、步骤、操作和/或元件的存在，但并不排除一个或多个其他特征、区域、步骤、操作、元件和/或其组合的存在或增加。当诸如层或区域的元件被称为在另一元件(或其变型)"上"或延伸到另一元件"上"时，它可以直接在另一元件上或直接延伸到另一元件上，或者两者之间还可以存在插入的元件(非直接)。另一方面，当称一元件"直接在"另一元件(或其变型)上或者"直接"延伸到另一元件"上"时，两者间不存在插入元件。并且，当一元件被称作"耦接"到另一元件(或其变型)时，它可以直接连接到另一元件或通过一或多个元件间接地连接(例如，电性连接)到另一元件。须知悉的是，以下所举的数个实施例可以在不脱离本专利技术的精神下，将多个实施例中的特征进行替换、重组、混合以完成其他实施例。图1到图2所示为本专利技术第一实施例的封装元件的制作方法示意图，并以剖视方式表示各步骤的元件结构。本专利技术第一实施例的封装元件的制作方法包括下述步骤。请参考图1，首先提供一载板102，用以承载后续步骤所形成的元件，载板102可例如为硬质载板，例如为玻璃基板，也可为软性载板，例如为聚酰亚胺(polyimide,PI)或聚对苯二甲酸(polyethyleneterephthalate,PET)，并设置于硬质载体上，但不限于此。于本实施例中，载板102在任一方向上的宽度可至少为400毫米，载板102形状的可为一矩形、一方形、一圆形、一多边形或一任一形状(free-shape)，但不限于此。举例而言，载板102可为长度650毫米至2500毫米且宽度为550毫米至2200毫米的玻璃载板，例如：550毫米(长)×650毫米(宽)的载板或600毫米(长)×720毫米(宽)的载板，但不以此为限。然后，于载板102上形成离型层104。离型层104包括具有离型能力的离型材料，用以在完成后续步骤之后将载板102与所形成的元件分离，所述的离型层104按不同基材，可区分为PE离型膜、PET离型膜、OPP离型膜、复合离型膜(即基材是有两种或两种以上的材质复合而成的)等，但不限于此。接着，于离型层104上形成至少一个导电垫106。于本实施例中，导电垫106的数量为多个，且导电垫106彼此分隔，以使导电垫106可用于电连接不同的信号，但不限于此。具体来说，形成导电垫106的方式可例如通过在离型层104上全面形成导电层(图未示)，然后对导电层进行微影暨蚀刻等图案化制程。本实施例的导电垫106可例如包括金属材料，例如为铁、铝、铜或复合金属材料，以助于降低信号传递的阻抗。接着于离型层104与导电垫106上形成保护层108。于本实施例中，保护层108全面覆盖导电垫106与离型层104，且保护层108包括导电材料，例如金属材料或如氧化铟锡等透明导电材料，但不限于此。保护层108与导电垫106可例如由同一材料所形成，但不限于此。为了有助于后续蚀刻保护层108，导电垫106的厚度可大于保护层108的厚度，例如大于保护层108的厚度的10倍。导电垫106的厚度可例如约数万埃(angstrom)到数十万埃，而保护层108的厚度可例如约数埃到数千埃。此外，于其他实施例中，导电垫106与保护层108也可采用蚀刻速率差异大的材料，则导电垫106厚度可等于保护层108厚度，或是依蚀刻速率差异而设计不同的厚度。于一实施例中，导电垫106材料蚀刻速率大于保护层108材料蚀刻速率，导电垫106厚度可大于保护层108厚度。于又一实施例中，若导电垫106材料蚀刻速率小于保护层108材料蚀刻速率，导电垫106厚度可小于保护层108厚度，但不限于此。然后，于保护层108上形成重布线层110。其中，重布线层110包本文档来自技高网...

【技术保护点】
1.一种封装元件，其特征在于，包括：一导电垫；一保护区块，设置于该导电垫上；以及一重布线层，设置于该保护区块上，且该导电垫通过该保护区块电连接至该重布线层。

【技术特征摘要】
2017.07.31 US 62/538,8081.一种封装元件，其特征在于，包括：一导电垫；一保护区块，设置于该导电垫上；以及一重布线层，设置于该保护区块上，且该导电垫通过该保护区块电连接至该重布线层。2.如权利要求1所述的封装元件，其特征在于，该导电垫直接接触该保护区块。3.如权利要求1所述的封装元件，其特征在于，该保护区块于该封装元件的俯视方向上覆盖该导电垫。4.如权利要求1所述的封装元件，其特征在于，该导电垫与该保护区块由一相同材料所形成。5.如权利要求1所述的封装元件，其特征在于，该保护区块包括一导电材料。6.如权利要求1所述的封装元件，其特征在于，该导电垫与该保护区块具有不同的厚度。7.如权利要求1所述的封装元件，其特征在于，还包括一电子元件，设置于该重布线层上，且该导电垫通过该保护区块与该重布线层电连接该电子元件。8.如权利要求7所述的封装元件，其特征在于，该重布线层包括至少一介电层与至少一图案化导电层，且该导电垫通过该图案化导电层电连接该电子元件。9.如权利要求1所述的封装元件，其特征在于，还包括一导电球，与该导电垫相接触。10.一种封装元件的制作方法，其特征在于，包括以下步骤：于一载板上形成一离型层；于该离型层上形成一保护层与一导电垫，其中该保护层接触该导电垫；于该保护层与该导电垫上形成一重布线层；移除该离型层与该载板；以及蚀刻该保护层。11...

【专利技术属性】
技术研发人员：周学轩，范家杰，王冠人，王程麒，林宜宏，宋立伟，
申请(专利权)人：群创光电股份有限公司，
类型：发明
国别省市：中国台湾,71