静态随机存取存储器阵列的供电控制电路制造技术

本发明专利技术公开一种静态随机存取存储器SRAM阵列的供电控制电路，该供电控制电路包括：SRAM测试单元，SRAM测试单元的结构与SRAM阵列一个基本单元的结构相同；开关装置，分别与电源、SRAM测试单元和SRAM阵列连接；开关控制电路，分别与SRAM测试单元和开关装置连接，在SRAM测试单元的测试电压小于预定电压的情况下，控制开关装置导通，使得电源为SRAM阵列和SRAM测试单元充电。本发明专利技术通过监测SRAM测试单元的漏电电流的方式，来监测SRAM阵列的漏电电流，控制开关装置导通，为SRAM阵列充电。本发明专利技术上述实施例的SRAM阵列供电控制电路输出电压稳定，不受温度等环境因素影响；本发明专利技术上述实施例可直接适应温度、压降以及环境造成变化，提前进行电压恢复。

Power Supply Control Circuit of Static Random Access Memory Array

The invention discloses a power supply control circuit for SRAM array of static random access memory. The power supply control circuit includes: SRAM test unit, the structure of SRAM test unit is the same as that of one basic unit of SRAM array; switching device is connected with power supply, SRAM test unit and SRAM array respectively; switching control circuit is connected with SRAM test unit and switching device respectively. When the test voltage of SRAM test unit is less than the predetermined voltage, the switch device is controlled to turn on, so that the power supply is charged for SRAM array and SRAM test unit. The invention monitors the leakage current of the SRAM array by monitoring the leakage current of the SRAM test unit, controls the switch device to turn on and charges the SRAM array. The output voltage of the SRAM array power supply control circuit in the above-mentioned embodiment of the invention is stable and not affected by environmental factors such as temperature; the above-mentioned embodiment of the invention can directly adapt to temperature, voltage drop and environmental changes, and carry out voltage recovery in advance.

【技术实现步骤摘要】
静态随机存取存储器阵列的供电控制电路
本专利技术涉及半导体领域，特别涉及一种SRAM(StaticRandomAccessMemory，静态随机存取存储器)阵列的供电控制电路。
技术介绍
维持SRAM中储存的数据所需的电压很小，约在0.6v～0.9v，而且所需求电流非常小，大概是uA级别的量级。在便携式产品中，通常使用LDO(lowdropoutregulator，低压差线性稳压器)来给该模块供电，但是LDO本身也会消耗uA级别的电流，而随着可穿戴式设备的出现对功耗的要求也越来越高，因此如何节省功耗将是必须解决的问题。另一种使用晶体管连接的方式供电，这种方法的优点是自身不消耗DC电流，但是输出电压不可控制，一般会随着门限电压Vth改变，如55nm中2.5v的device，Vth为0.6～0.75v，三个MOS串接压降变化为1.8～2.25v，对输出的影响变化为0.45v。若使用电容来稳定输出则输出电流会受到器件影响，若受到影响则输出时间将会被拉长或缩短，导致器件上的压降不足。
技术实现思路
鉴于以上技术问题，本专利技术提供了一种静态随机存取存储器阵列的供电控制电路，输出电压稳定，不受温度等环境因素影响。根据本专利技术的一个方面，提供一种静态随机存取存储器阵列的供电控制电路，包括：SRAM测试单元，SRAM测试单元的结构与SRAM阵列一个基本单元的结构相同；开关装置，分别与电源、SRAM测试单元和SRAM阵列连接；开关控制电路，分别与SRAM测试单元和开关装置连接，在SRAM测试单元的测试电压小于预定电压的情况下，控制开关装置导通，使得电源为SRAM阵列和SRAM测试单元充电。在本专利技术的一个实施例中，开关控制电路在SRAM测试单元的漏电电压大于等于预定电压的情况下，控制开关装置断开，以断开电源向SRAM阵列和SRAM测试单元的充电。在本专利技术的一个实施例中，SRAM测试单元的供电电压小于SRAM阵列的供电电压，其中所述供电电压为SRAM基本单元中P沟道金属氧化物半导体的源极电压。在本专利技术的一个实施例中，SRAM测试单元为SRAM阵列的一个基本单元。在本专利技术的一个实施例中，SRAM测试单元为SRAM阵列的备用基本单元。在本专利技术的一个实施例中，SRAM测试单元和SRAM阵列处于相同的温度环境。在本专利技术的一个实施例中，所述电源还分别与SRAM测试单元和SRAM阵列连接，用于对SRAM测试单元和SRAM阵列提供最小电流。在本专利技术的一个实施例中，所述SRAM供电控制电路还包括：漏电加速电路，分别与SRAM测试单元和开关控制电路连接，对SRAM测试单元的漏电进行加速。在本专利技术的一个实施例中，所述漏电加速电路为互补金属氧化物半导体。在本专利技术的一个实施例中，所述开关控制电路为缓冲器。在本专利技术的一个实施例中，所述SRAM供电控制电路为低压差线性稳压器。在本专利技术的一个实施例中，所述开关装置包括第一开关和第二开关，其中：第一开关，分别与电源和SRAM测试单元连接；第二开关，分别与SRAM阵列和第一开关连接；开关控制电路，分别与第一开关和第二开关连接，在SRAM测试单元的测试电压小于预定电压的情况下，控制第一开关和第二开关导通，使得电源为SRAM阵列和SRAM测试单元充电。在本专利技术的一个实施例中，所述第一开关为继电器、P沟道金属氧化物半导体、N沟道金属氧化物半导体中的任一项。在本专利技术的一个实施例中，所述第二开关为继电器、P沟道金属氧化物半导体、N沟道金属氧化物半导体中的任一项。本专利技术采用监测SRAM测试单元的漏电电流的方式，来监测SRAM阵列的漏电电流，使得在SRAM阵列将要从维持状态切换到不稳定状态的情况下，控制开关装置导通，为SRAM阵列充电。本专利技术上述实施例的SRAM阵列供电控制电路输出电压稳定，不受温度等环境因素影响；本专利技术上述实施例可直接适应温度、压降以及环境造成变化，提前进行电压恢复。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术SRAM阵列的供电控制电路第一实施例的示意图。图2为SRAM基本单元的结构示意图。图3为本专利技术SRAM阵列的供电控制电路第二实施例的示意图。图4为本专利技术SRAM阵列的供电控制电路第三实施例的示意图。图5为本专利技术SRAM阵列的供电控制电路第四实施例的示意图。图6为本专利技术SRAM阵列的供电控制电路第五实施例的示意图。图7为本专利技术SRAM阵列的供电控制电路第六实施例的示意图。图8为现有LDO的结构示意图。图9为125摄氏度下图8实施例中各测试点的波形图。图10为125摄氏度下图7实施例中各测试点的波形图。图11为27摄氏度下图8实施例中各测试点的波形图。图12为27摄氏度下图7实施例中各测试点的波形图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本专利技术及其应用或使用的任何限制。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本专利技术的范围。同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。图1为本专利技术SRAM阵列的供电控制电路第一实施例的示意图。如图1所示，所述SRAM阵列的供电控制电路包括SRAM测试单元(bitcell)10、开关装置20和开关控制电路30，其中：在本专利技术的一个实施例中，所述SRAM供电控制电路为低压差线性稳压器。SRAM测试单元10，SRAM测试单元10的结构与SRAM阵列40中一个基本单元的结构相同。在本专利技术的一个实施例中，SRAM测试单元10和SRAM阵列40处于相同的温度环境。在本专利技术的一个实施例中，SRAM测试单元10可以为SRAM阵列40的一个基本单元(如图2所示)。图2为SRAM基本单元的结构示意图。如图2所示，所述SRAM基本单元包括6个场效应管M1、M2、M3、M4、M5、M6，其中，SRAM的每一位bit存储在4个场效应管(M1、M2、M3、M4)构成的交叉耦合的两个反相器中，其中M1和M2构成反相器，M3和M4构成第二反相器。另外，两个场效应管(M5、M6)是存储基本单元到用于读写的位线(bitline)的控制开关。在本专利技术的一个实施例中，SRAM测试单元10可以为SRAM阵列40的备用基本本文档来自技高网...

【技术保护点】
1.一种静态随机存取存储器SRAM阵列的供电控制电路，其特征在于，包括：SRAM测试单元，SRAM测试单元的结构与SRAM阵列一个基本单元的结构相同；开关装置，分别与电源、SRAM测试单元和SRAM阵列连接；开关控制电路，分别与SRAM测试单元和开关装置连接，在SRAM测试单元的测试电压小于预定电压的情况下，控制开关装置导通，使得电源为SRAM阵列和SRAM测试单元充电。

【技术特征摘要】
1.一种静态随机存取存储器SRAM阵列的供电控制电路，其特征在于，包括：SRAM测试单元，SRAM测试单元的结构与SRAM阵列一个基本单元的结构相同；开关装置，分别与电源、SRAM测试单元和SRAM阵列连接；开关控制电路，分别与SRAM测试单元和开关装置连接，在SRAM测试单元的测试电压小于预定电压的情况下，控制开关装置导通，使得电源为SRAM阵列和SRAM测试单元充电。2.根据权利要求1所述的SRAM供电控制电路，其特征在于，开关控制电路在SRAM测试单元的漏电电压大于等于预定电压的情况下，控制开关装置断开，以断开电源向SRAM阵列和SRAM测试单元的充电。3.根据权利要求1所述的SRAM供电控制电路，其特征在于，SRAM测试单元的供电电压小于SRAM阵列的供电电压，其中所述供电电压为SRAM基本单元中P沟道金属氧化物半导体的源极电压。4.根据权利要求1-3中任一项所述的SRAM供电控制电路，其特征在于，SRAM测试单元为SRAM阵列的一个基本单元；和/或，SRAM测试单元为SRAM阵列的备用基本单元；和/或，SRAM测试单元和SRAM阵列处于相同的温度环境。5.根据权利要求1-3中任一项所述的SRAM供电控制电路，其特征在于，所述电源还分别与SRAM测试单元和SRAM阵列连接，用于对SRAM测试单元和SRAM阵列提供最小电流。6.根据权利要求1-3中任一项所述的SR...

【专利技术属性】
技术研发人员：黄正乙，杨家奇，罗冬祥，黄正太，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31