一种具有高精度采样开关的SAR ADC制造技术

本发明专利技术属于模拟或数模混合集成电路技术领域，具体为一种具有高精度采样开关的SAR ADC；所述SAR ADC包括两组采样电容阵列和以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端，正端采样电容阵列的采样极板通过正端采样开关与Vin连接；负端采样电容阵列的采样极板通过负端采样开关与Vip连接；比较器的输出端连接基准电压；本发明专利技术在采样开关栅极和采样极板之间引入了一个交叉耦合电容，由于正负端采样开关的栅压值是关于一个共模电压对称，使得在采样结束时，正负端两个采样极板之间的电压变化量相等，而且这个变化量不会随着采样信号的变化而变化，从而提高了整个ADC的采样精度。

【技术实现步骤摘要】
一种具有高精度采样开关的SARADC
本专利技术属于模拟或数模混合集成电路
，涉及一种用于一种具有高精度采样开关的SARADC。
技术介绍
近年来，随着模数转换器性能指标的进一步提高，特别是随着集成电路工艺技术的不断发展，对高速异步逐次逼近型模数转换器(SARADC)的研究也越来越深入。随着集成电路制造工艺的不断演进，高增益运算放大器的设计变得越来越困难，由于不需要运算放大器，SARADC具有天然的低功耗优势，特别是在纳米级工艺节点下，SAR结构ADC的速度又得到了巨大的提升。因此，高速SAR结构ADC成为目前模数转换器的研究热点。以N位二进制电容阵列全差分结构SARADC为例，二进制全差分N位SARADC原理图如图1所示，由N-1个权重电容阵列(C，2C，…，2N-2C，2N-1C)组成，权重电容阵列的上极板通过采样开关SP和SN分别对输入信号Vip和Vin进行采样，同时接比较器的输入端，权重电容阵列的下极板通过基准开关阵列(SN-1，SN-2，…，S2，S1)接基准电压VREFP或者VREFN。当SARADC处于采样状态时，采样开关SP和SN导通，权重电容阵列上极板对输入信号Vip和Vin进行采样，采样完成后，SARADC进入逐次逼近状态，基准开关阵列(SN-1，SN-2，…，S2，S1)依次接VREFP或者VREFN，直到完成一次逐次逼近过程，进而开始下一次采样过程。在高速SARADC的设计中，为了提高采样精度，输入信号的幅度通常要小于电源电压，而基准电压通常采用电源电压和地。因此，设计时通常在采样极板上加一个到地的寄生电容来补偿输入信号幅度和基准电压之间的差值，图1中的采样极板到地的寄生电容为CP。下面分析采样开关的工作过程，传统二进制全差分N位SARADC采样开关剖面图如图2所示，其中P-SUB表示芯片衬底，DNMW表示深N阱，NW表示N阱，PW表示采样NMOS管的衬底，P+表示P+注入区，N+表示N+注入区，BOOST表示栅压自举模块，CS表示二级制权重电容的总和，CP为到地的补偿电容。由图2可知，正负采样管的栅极VGP(VGN)和正负采样极板之间存在一个寄生电容CGS，这个寄生电容是采样开关的栅极和源/漏极之间的寄生电容，这个寄生电容会随着采样开关面积的增加而增加。由于采用了栅极电压自举技术，采样开关的栅极电压会跟随输入信号大小的变化而变化，当输入差分信号较大时，在采样过程中，输入信号幅度较大的那个采样开关的栅极电压较高，输入信号幅度较小的那个采样开关的栅极电压较低。当采样过程结束时，两个采样开关的栅极电压会从采样状态的值变为0，这个电压变化会通过栅极和采样开关输出极之间的寄生电容(CGS)耦合到采样电容的采样极板。传统采样开关断开时采样管栅极电压和采样极板电压耦合关系如图3所示，总的权重电容CS和到地的补偿电容CP为并联关系，它们和采样开关栅和源/漏之间的寄生电容CGS为串联关系。由于这个串联关系的存在，当采样管关断时，采样管栅极电压的变化ΔVGP和ΔVGN会被分别耦合到正负采样极板，从而造成正负采样极板的电压变化ΔVSP和ΔVSN。由于两个采样开关的栅极电压在采样状态时可能不同，因此，采样结束时，耦合到两个采样极板的电压也不同。这说明采样管栅极电压的变化ΔVGP和ΔVGN的不同会使得正负采样极板的电压变化ΔVSP和ΔVSN不同。传统采样开关情况下采样信号变化示意图如图4所示，其中VCM表示共模电压，在采样结束时，正端采样开关的栅极电压变化ΔVGP会大于负端采样开关的栅极电压变化ΔVGN。由图3耦合关系可知，正端采样极板的电压变化ΔVSP大于负端采样开关的栅极电压变化ΔVGN。从而，预期的采样差模信号(VSP-VSN)和实际采样差模信号(VSP1-VSN1)之间有一个误差(ΔVSP-ΔVSN)，而且这个误差会随着输入信号幅度的变化而变化，这个现象会造成采样开关的采样精度下降。另一方面，在采样过程中，补偿电容CP也会对输入信号进行采样，这会造成采样电容由理论值CS变为CS+CP。由于到地寄生电容CP的存在，使得总的采样电容增加，从而增加了实际的采样电容的容值，这会增加采样时间，在高速采样的情况下会降低采样精度，从而影响整个ADC的精度。
技术实现思路
针对上述问题，本专利技术提出了一种用于SARADC的高精度采样开关。以N位二进制电容阵列全差分结构SARADC为例，本专利技术的一种具有高精度采样开关的SARADC包括：正负两组采样电容阵列，即正端采样电容阵列和负端采样电容阵列以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端上，正端采样电容阵列的采样极板VSP通过正端采样开关Sp与差分输入信号Vin连接；负端采样电容阵列的采样极板VSN通过负端采样开关Sn与差分输入信号Vip连接；比较器的输出端连接基准电压VREFP或者VREFN；在正端采样开关Sp的栅极和负端采样电容阵列的采样极板VSN之间设置有第一耦合电容CCN，在负端采样开关Sn的栅极和正端采样电容阵列的采样极板VSP之间设置有第二耦合电容CCP；采样电容阵列的另一侧极板分别通过基准开关阵列连接基准电压VREFP或者VREFN。进一步的，所述采样电容阵列均包括权重电容C，2C，…，2N-2C，2N-1C；基准开关阵列均包括基准采样开关SN-1，SN-2，…，S2，S1；其中，权重电容C，2C，…，2N-2C，2N-1C对应连接开关S1，S2，…，SN-2，SN-1。进一步的，当所述SARADC处于采样状态时，正端采样开关SP和负端采样开关SN导通，正端采样电容阵列的采样极板VSP、负端采样电容阵列的采样极板VSN各自对差分输入信号Vip和Vin采样，采样完成后，所述SARADC进入逐次逼近状态，基准开关阵列SN-1，SN-2，…，S2，S1依次连接基准电压VREFP或者VREFN，直到完成一次逐次逼近过程。进一步的，当正端采样开关Sp和负端采样开关Sn断开时，第一寄生电容以及第一耦合电容CCP均与正端采样电容阵列的采样极板VSN连接，第二寄生电容与第二耦合电容CCN均与负端采样电容阵列的采样极板VSP连接；其中，第一寄生电容由正端采样开关的栅极与正端采样电容阵列的采样极板VSP之间产生；第二寄生电容由负端采样开关的栅极与负端采样电容阵列的采样极板VSN之间产生。优选的，第一耦合电容CCP、第二耦合电容CCN、第一寄生电容以及第二寄生电容的电容值相等。本专利技术的有益效果在于：1、本专利技术在采样开关栅极和采样极板之间引入了一个交叉耦合电容，由于正负端采样开关的栅压值是关于一个共模电压对称，使得在采样结束时，正负端两个采样极板之间的电压变化量相等，而且这个变化量不会随着采样信号的变化而变化，从而提高了整个ADC的采样精度。2、在逐次逼近过程中，采样开关栅极和采样极板之间的交叉耦合电容成为采样极板到地的寄生电容，可以提供一个增益误差，从而补偿输入信号幅度和基准电压之间的差值。3、本专利技术结构非常简单，不会引入额外的副作用，使得在高速SARADC的设计中，采样开关面积可以做的比较大，而不会因为采样开关栅极自举电压不平衡，造成采样精度降低。附图说明图1为传统二进制全差分N位SARADC原理图；图2为传统二进制全差分N位SARAD本文档来自技高网...

【技术保护点】
1.一种具有高精度采样开关的SAR ADC，其特征在于，所述SAR ADC包括正端采样电容阵列和负端采样电容阵列以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端上，正端采样电容阵列的采样极板VSP通过正端采样开关Sp与差分输入信号Vin连接；负端采样电容阵列的采样极板VSN通过负端采样开关Sn与差分输入信号Vip连接；比较器的输出端连接基准电压VREFP或者VREFN；在正端采样开关Sp的栅极和负端采样电容阵列的采样极板VSN之间设置有第一耦合电容CCN，在负端采样开关Sn的栅极和正端采样电容阵列的采样极板VSP之间设置有第二耦合电容CCP；采样电容阵列的另一侧极板分别通过基准开关阵列连接基准电压VREFP或者VREFN。

【技术特征摘要】
1.一种具有高精度采样开关的SARADC，其特征在于，所述SARADC包括正端采样电容阵列和负端采样电容阵列以及比较器；差分输入信号Vin和Vip对应连接到比较器的两个输入端上，正端采样电容阵列的采样极板VSP通过正端采样开关Sp与差分输入信号Vin连接；负端采样电容阵列的采样极板VSN通过负端采样开关Sn与差分输入信号Vip连接；比较器的输出端连接基准电压VREFP或者VREFN；在正端采样开关Sp的栅极和负端采样电容阵列的采样极板VSN之间设置有第一耦合电容CCN，在负端采样开关Sn的栅极和正端采样电容阵列的采样极板VSP之间设置有第二耦合电容CCP；采样电容阵列的另一侧极板分别通过基准开关阵列连接基准电压VREFP或者VREFN。2.根据权利要求1所述的一种具有高精度采样开关的SARADC，其特征在于，所述采样电容阵列均包括权重电容C，2C，…，2N-2C，2N-1C；基准开关阵列均包括基准采样开关SN-1，SN-2，…，S2，S1；其中，权重电容C，2C，…，2N-2C，2N-1C对应连接开关S1，S2，…，SN-2，SN-1。3.根据权利要求1所述...

【专利技术属性】
技术研发人员：徐代果，胡刚毅，李儒章，王健安，陈光炳，付东兵，徐世六，张正平，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50