一种四通道输入的40GSPS采集系统信号驱动电路技术方案

本发明专利技术公开了一种四通道输入的40GSPS采集系统信号驱动电路，包括四个一分为二、四块驱动选择电路板以及四块10GSPS驱动板，构建基于功分器+高速模拟开关+高速差分放大器结构，大大减少了差分运算放大器的数量，简化了连接信号线太多的问题，这样降低了成本、减小了功耗，性能也得到了提高，并且还可以灵活的实现采样率动态配置。

A Signal Driving Circuit for 40GSPS Acquisition System with Four-channel Input

The invention discloses a signal driving circuit of a four-channel input 40GSPS acquisition system, which includes four driving and selecting circuit boards, four 10GSPS driving boards and four power dividers, high-speed analog switches and high-speed differential amplifiers. The structure greatly reduces the number of differential operational amplifiers, simplifies the problem of too many connection signal lines, and thus reduces the cost. It reduces power consumption, improves performance, and flexibly realizes dynamic configuration of sampling rate.

【技术实现步骤摘要】
一种四通道输入的40GSPS采集系统信号驱动电路
本专利技术属于高速数据采集
，更为具体地讲，涉及一种四通道输入的40GSPS采集系统信号驱动电路，用于多个高速ADC时间交替并行采样系统中ADC输入端的驱动。
技术介绍
基于时间交替并行采样的方法是高速数据采集系统中提高系统采样率的有效方法，并广泛的应用于电子测试仪器、雷达系统、通信信号检测等领域。其基本原理是将同一模拟信号分别送到多个高速ADC中进行数字量化采样，每路ADC的采样时钟相位按照一定顺序分别采样，然后在汇集各路ADC的采样数据进行顺序组合，从而提高了采集系统的实时采样率。由于被测信号往往也是高速信号，要求ADC输入驱动电路必须满足信号传输过程中的匹配原则，确保信号完整性。因此，时间交替采样ADC路数越多，给驱动电路带来的挑战也越大。在时间交替并行采样系统中，每一路ADC要求差分高速信号输入，而且各个ADC驱动电路具有良好的一致性，即具有相同的幅频响应、相频响应，以及相位信息等，以确保尽量“均匀”采样。传统的做法是逐步扇出，这种方法在针对并行采样ADC数量较少的情况下比较适合，但如果并行采样ADC较多，将带来连接信号本文档来自技高网...

【技术保护点】
1.一种四通道输入的40GSPS采集系统信号驱动电路，其特征在于，包括：四个一分为二的功分器PD1、PD2、PD3、PD4，一通道的高速信号经过该通道的模拟通道电路放大后的信号CH1_S经过功分器PD1输出两路幅度和相位均相同的高速信号CH1_S1、CH1_S2，二通道的高速信号经过该通道的模拟通道电路放大后的信号CH2_S经过功分器PD2输出两路幅度和相位均相同的高速信号CH2_S1、CH2_S2，三通道的高速信号经过该通道的模拟通道电路放大后的信号CH3_S经过功分器PD3输出两路幅度和相位均相同的高速信号CH3_S1、CH3_S2，四通道的高速信号经过该通道的模拟通道电路放大后的信号CH...

【技术特征摘要】
1.一种四通道输入的40GSPS采集系统信号驱动电路，其特征在于，包括：四个一分为二的功分器PD1、PD2、PD3、PD4，一通道的高速信号经过该通道的模拟通道电路放大后的信号CH1_S经过功分器PD1输出两路幅度和相位均相同的高速信号CH1_S1、CH1_S2，二通道的高速信号经过该通道的模拟通道电路放大后的信号CH2_S经过功分器PD2输出两路幅度和相位均相同的高速信号CH2_S1、CH2_S2，三通道的高速信号经过该通道的模拟通道电路放大后的信号CH3_S经过功分器PD3输出两路幅度和相位均相同的高速信号CH3_S1、CH3_S2，四通道的高速信号经过该通道的模拟通道电路放大后的信号CH4_S经过功分器PD4输出两路幅度和相位均相同的高速信号CH4_S1、CH4_S2；四块驱动选择板DR_1、DR_2、DR_3、DR_4，每块驱动选择电路板又包括一二选一模拟开关、一一分为二的功分器以及两个单端信号转差分信号的高速差分放大器；其中，高速信号CH1_S1以及高速信号CH2_S1分别送入驱动选择电路板DR_1中二选一模拟开关的两个输入端，二选一模拟开关的选择信号送入到一分为二的功分器的输入端，一分为二的功分器的两个输出分别送入两个单端信号转差分信号的高速差分放大器，分别得到差分信号DR_1_1以及差分信号DR_1_2；高速信号CH3_S1以及高速信号CH4_S1分别送入驱动选择电路板DR_2中二选一模拟开关的两个输入端，二选一模拟开关的选择信号送入到一分为二的功分器的输入端，一分为二的功分器的两个输出分别送入两个单端信号转差分信号的高速差分放大器，分别得到差分信号DR_2_1以及差分信号DR_2_2；高速信号CH1_S2以及高速信号CH2_S2分别送入驱动选择电路板DR_3中二选一模拟开关的两个输入端，二选一模拟开关的选择信号送入到一分为二的功分器的输入端，一分为二的功分器的两个输出分别送入两个单端信号转差分信号的高速差分放大器，分别得到差分信号DR_3_1以及差分信号DR_3_2；高速信号CH3_S2以及高速信号CH4_S2分别送入驱动选择电路板DR_4中二选一模拟开关的两个输入端，二选一模拟开关的选择信号送入到一分为二的功分器的输入端，一分为...

【专利技术属性】
技术研发人员：邱渡裕，耿亚通，叶芃，杨扩军，黄武煌，张伟，董可，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51