用于确定处理器操作的方法及装置制造方法及图纸

本发明专利技术公开了一种用于确定处理器操作的方法及装置。该方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、目标运行过程中处理器与存储器之间的访存操作信息S以及目标运行过程终点处高速缓存中的缓存记录C2，其中访存操作信息S包括读操作信息R1以及写操作信息W1；根据缓存记录C1、访存操作信息S以及缓存记录C2，生成处理器在目标运行过程中的输入信息参考序列R以及输出信息参考序列W。本发明专利技术实施例能够有效地消除处理器缓存的“缓冲作用”对于获得处理器的访存操作的影响，为处理器安全检测过程中有效获得处理器的访存操作提供了一种解决方案。

Method and device for determining processor operation

The invention discloses a method and device for determining the operation of a processor. The method includes acquiring the cache record C1 in the cache at the beginning of the target running process, the access operation information S between the processor and the memory during the target running process, and the cache record C2 in the cache at the end of the target running process. The access operation information S includes the read operation information R1 and the write operation information W1, and recording C1, the access operation information S and the slow down according to the cache record. Record C2 is stored to generate the input information reference sequence R and output information reference sequence W of the processor during the target operation. The embodiment of the present invention can effectively eliminate the influence of the buffer effect of the processor cache on the access operation of the processor, and provides a solution for effectively obtaining the access operation of the processor in the process of processor security detection.

【技术实现步骤摘要】
用于确定处理器操作的方法及装置
本专利技术实施例涉及计算机领域，并且更具体地，涉及一种用于确定处理器操作的方法及装置。
技术介绍
由于访存操作是处理器的输入输出操作中重要的部分，因此处理器的访存操作信息对于需要分析处理器行为的很多场景而言是非常重要的。然而，为了提升计算性能，现代处理器大都使用了缓存。缓存有多种组织形式，缓存层数也不尽相同。即使是同一代产品的不同型号的缓存的具体行为也可能会有所有不同。此外，现代处理器设计也十分复杂，完全复现一个处理器的缓存行为甚至在原理上不可实现。因此，缓存的存在对于获得处理器的访存操作带来了相当大的难度。
技术实现思路
本专利技术实施例提供了一种用于确定处理器操作的方法及装置，能够有效地消除处理器缓存的“缓冲作用”对于获得处理器的访存操作的影响，为处理器安全检测过程中有效获得处理器的访存操作提供了一种解决方案。第一方面，本专利技术实施例提供了一种用于确定处理器操作的方法，该方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、目标运行过程中处理器与存储器之间的访存操作信息S以及目标运行过程终点处高速缓存中的缓存记录C2，其中访存操作信息S包括读操作信息R1以及写操作信息W1；根据缓存记录C1、访存操作信息S以及缓存记录C2，生成处理器在目标运行过程中的输入信息参考序列R以及输出信息参考序列W。第二方面，本专利技术实施例提供了一种用于确定处理器操作的装置，该装置包括：获取单元，用于获取目标运行过程起点处高速缓存中的缓存记录C1、目标运行过程中处理器与存储器之间的访存操作信息S以及目标运行过程终点处高速缓存中的缓存记录C2，其中访存操作信息S包括读操作信息R1以及写操作信息W1；确定单元，用于根据缓存记录C1、访存操作信息S以及缓存记录C2，生成处理器在目标运行过程中的输入信息参考序列R以及输出信息参考序列W。第三方面，本专利技术实施例提供了一种计算机可读存储介质，该计算机可读存储介质上存储有可执行如上方法的指令。基于上述技术方案，用目标运行过程起点处与终点处的缓存记录，可以有效地获得处理器的访存操作参考信息。可见，利用上述方案，能够有效地消除缓存结构对于记录处理器与存储器之间的访存操作所带来的不确定性，而且无需实现与处理器行为以及内容完全相同的复杂缓存结构，从而使得获得处理器访存操作的方法更为简洁高效。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术实施例的用于确定处理器操作的方法的示意性流程图。图2是本专利技术实施例的安全检测方法的示意性流程图。图3是本专利技术实施例的用于确定处理器操作的装置的示意性结构图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本专利技术保护的范围。硬件安全是软件安全的基石。所有的软件安全实现方法都是基于硬件可信的假设，即硬件应该按照其手册所定义的行为进行工作。目前大多情况是在设计环节、出厂环节对硬件进行性能检测，由于硬件出场后是以黑盒子的面目出现在用户的系统中(不像软件木马，其代码是存在于系统中的，可以被读取和分析)，硬件的行为是不可监控或感知的。此外，由于难以判断硬件行为的合理性，目前很少有针对硬件安全性的研究。专利技术人发现，在对处理器硬件进行安全检测的过程中，处理器的访存操作是判断安全性的是重要指标之一。然而，为了提升计算性能，现代处理器通常会使用缓存。那么，在处理器运行过程中，一些内容的访存操作(包含读/写操作)可能是在缓存中执行的，而不会直接从存储器中进行读写。这样，由于缓存的“缓冲作用”，从处理器外部难以观测到处理器对这部分内容的读写操作，从而导致难以有效地获得处理器与存储器之间的访存操作。本专利技术实施例提出的用于确定处理器操作的方法及装置，在处理器包含缓存的应用场景中，能够有效地消除处理器缓存的“缓冲作用”对于获得处理器的访存操作的影响，为处理器安全检测过程中有效获得处理器的访存操作提供了一种解决方案。此外，本专利技术实施例还提供了一种处理器安全性检测的方法。图1是本专利技术实施例的用于确定处理器操作的方法的示意性流程图。该方法可以由检测装置执行。具体地，检测装置可以与处理器集成在同一个芯片上，也可以实现为独立的芯片，还可以实现为其它的装置形式，本专利技术对此不作限定。例如，可以将本专利技术实施例的一部分功能与被测处理器集成在同一个芯片上，而剩余的其它功能实现为独立的芯片，这些变化例都应落入本专利技术的保护范围。如图1所示，该方法包括：S101，获取目标运行过程起点处高速缓存中的缓存记录C1、目标运行过程中处理器与存储器之间的访存操作信息S以及目标运行过程终点处高速缓存中的缓存记录C2，其中访存操作信息S包括读操作信息R1以及写操作信息W1。其中，缓存记录C1与缓存记录C2可以为无序的记录，而访存操作信息S中所包含的读操作信息R1与写操作信息W1为按照时间顺序排列的有序记录。S102，根据缓存记录C1、访存操作信息S以及缓存记录C2，生成处理器在目标运行过程中的输入信息参考序列R以及输出信息参考序列W。这样，处理器在目标运行过程中实际执行的读操作为输入信息参考序列R的子集，处理器在目标运行过程中实际执行的写操作为输出信息参考序列W的子集，能够满足安全检测过程中获得处理器访存操作的需求。根据本专利技术实施例的方法，利用目标运行过程起点处与终点处的缓存记录，可以有效地获得处理器的访存操作参考信息。可见，利用上述方案，能够有效地消除缓存结构对于记录处理器与存储器之间的访存操作所带来的不确定性，而且无需实现与处理器行为以及内容完全相同的复杂缓存结构，从而使得获得处理器访存操作的方法更为简洁高效。应理解的是，目标运行过程是指检测装置所检测的处理器的运行区间。例如，确定运行中处理器的安全性时，可以将被测处理器的实时运行过程划分为一个或多个检测区间。例如，可以将被测处理器从开机到关机的整个运行过程作为目标运行过程，也可以将整个运行过程划分为多个检测区间对应的多个目标运行过程。这样，在对处理器进行安全性检测时，可以实现为对处理器在某一检测区间中的运行过程(即，目标运行过程)的安全性检测。还应理解的是，访存操作信息S中所包含的读操作信息R1与写操作信息W1都可能为空集。例如，如果处理器在目标运行过程中没有从存储器读取数据，那么读操作信息R1为空。同样的道理，如果处理器在目标运行过程中没有向存储器写入数据，那么写操作信息W1为空。本专利技术实施例对此不作限定。还应理解的是，在步骤S101中，可以分别在不同的时刻获取处理器的缓存记录C1、访存操作信息S以及缓存记录C2，也可以在同一时刻获取缓存记录C1、访存操作信息S以及缓存记录C2。例如，可以在目标运行过程结束之后，同时获取以上三种信息(即，缓存记录C1、访存操作信息S以及缓存记录C2)，也可以在目标运行过程起点处、目标运行过程中以及目标本文档来自技高网...

【技术保护点】
1.一种用于确定处理器操作的方法，其特征在于，所述方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、所述目标运行过程中处理器与存储器之间的访存操作信息S以及所述目标运行过程终点处高速缓存中的缓存记录C2，其中所述访存操作信息S包括读操作信息R1以及写操作信息W1；根据所述缓存记录C1、所述访存操作信息S以及所述缓存记录C2，生成所述处理器在所述目标运行过程中的输入信息参考序列R以及输出信息参考序列W。

【技术特征摘要】
1.一种用于确定处理器操作的方法，其特征在于，所述方法包括：获取目标运行过程起点处高速缓存中的缓存记录C1、所述目标运行过程中处理器与存储器之间的访存操作信息S以及所述目标运行过程终点处高速缓存中的缓存记录C2，其中所述访存操作信息S包括读操作信息R1以及写操作信息W1；根据所述缓存记录C1、所述访存操作信息S以及所述缓存记录C2，生成所述处理器在所述目标运行过程中的输入信息参考序列R以及输出信息参考序列W。2.根据权利要求1所述的方法，其特征在于，所述根据所述缓存记录C1、所述访存操作信息S以及所述缓存记录C2，生成所述处理器在所述目标运行过程中的输入信息参考序列R以及输出信息参考序列W，包括：根据所述缓存记录C1中的所有项目生成读操作信息R0，根据所述读操作信息R0以及所述读操作信息R1生成所述输入信息参考序列R；根据所述缓存记录C1中标记为被改动过的项目生成写操作信息W0，根据所述缓存记录C2中标记为被改动过的项目生成写操作信息W2，根据所述写操作信息W0、所述写操作信息W1以及所述写操作信息W2生成所述输出信息参考序列W。3.根据权利要求2所述的方法，其特征在于，所述根据所述读操作信息R0以及所述读操作信息R1生成所述输入信息参考序列R，包括：将所述读操作信息R0插入在所述读操作信息R1前面形成读操作信息R2，从前向后遍历所述读操作信息R2中的所有项目，删除所述读操作信息R2中与在前项目具有相同地址的在后项目，以形成所述输入信息参考序列R；或者将所述读操作信息R0与所述读操作信息R1合并，以形成所述输入信息参考序列R，其中所述读操作信息R1中时间在前的相同地址的项目比时间在后的相同地址的项目具有更高的优先级，且所述读操作信息R0中相同地址的项目比所述读操作信息R1中相同地址的项目具有更高的优先级。4.根据权利要求2或3所述的方法，其特征在于，所述根据所述写操作信息W0、所述写操作信息W1以及所述写操作信息W2生成所述输出信息参考序列W，包括：按照时间顺序从后向前遍历所述写操作信息W1中的所有项目，删除所述写操作信息W1中与在后项目具有相同地址的在前项目，并删除所述写操作信息W1中与所述写操作信息W2中具有相同地址的项目，以形成写操作信息W3，将所述写操作信息W3与所述写操作信息W0作为所述输出信息参考序列W；或者将所述写操作信息W1与所述写操作信息W2合并，以形成写操作信息W3，其中所述写操作信息W1中时间在后的相同地址的项目比时间在前的相同地址的项目具有更高的优先级，且所述写操作信息W2中相同地址的项目比所述写操作信息W1中相同地址的项目具有更高的优先级，将所述写操作信息W3与所述写操作信息W0作为所述输出信息参考序列W。5.根据权利要求1至4中任一项所述的方法，其特征在于，在所述获取目标运行过程起点处高速缓存中的缓存记录C1、所述目标运行过程中处理器与存储器之间的访存操作信息S以及所述目标运行过程终点处高速缓存中的缓存记录C2之前，所述方法包括：在所述目标运行过程起点处读取并存储所述缓存记录C1；在所述目标运行过程中记录所述处理器与所述存储器之间的访存操作，以形成所述访存操作信息S；在所述目标运行过程终点处读取并存储所述缓存记录C2。6.根据权利要求4所述的方法，其特征在于，所述方法还包括：将所述输入信息参考序列R作为检测装置的输入信息源或初始运行状态，使所述检测装置以符合预定义行为的方式执行所述目标运行过程中的任务，以生成检测装置在所述目标运行过程中的输出信息序列W＇，所述预定义行为是所述处理器的硬件行为标准，所述输出信息序列W＇包括同一地址的最后一次写操作；比较所述输出信息参考序列W中是否包含所述输出信息序列W＇中的每个项目，得到第一比较结果；比较所述输出信息序列W＇中与所述输出信息参考序列W具有相同地址的项目的数据内容是否相同，以及所述写操作信息W0中是否包含所述输出信息序列W＇中未包含的所述输出信息参考序列W中的地址所对应的项目，得到第二比较结果；比较所述输出信息参考序列W中是否包含所述写操作信息W0中的每...

【专利技术属性】
技术研发人员：刘雷波，罗奥，尹首一，魏少军，
申请(专利权)人：清华大学，
类型：发明
国别省市：北京,11