半导体器件及其形成方法技术

一种半导体器件及其形成方法，其中方法包括：提供衬底，所述衬底上具有若干鳍部；形成初始掺杂区和介质层，初始掺杂区分别位于所述若干鳍部中，初始掺杂区包括底区域和位于底区域上的顶区域，介质层覆盖鳍部、初始掺杂区和衬底；在介质层中形成贯穿介质层的沟槽，所述初始掺杂区位于沟槽底部，且所述沟槽暴露出顶区域；刻蚀去除沟槽底部的顶区域，使底区域形成掺杂区。所述方法提高了沟槽底部不同鳍部中掺杂区顶部表面的形貌一致性，提高了半导体器件的可靠性。

Semiconductor devices and their formation methods

A semiconductor device and its forming method include: providing a substrate with several fins on the substrate; forming an initial doping region and a dielectric layer, which are located in the fins, respectively. The initial doping region includes a bottom region and a top region on the bottom region, and the dielectric layer covers the fin, the initial doping region and the substrate; and forming a penetrating dielectric layer in the dielectric layer. The initial doping region is located at the bottom of the groove, and the groove exposes the top region; the etching removes the top region of the bottom of the groove to form the doping region. The method improves the morphological consistency of the top surface of the doping region in different fins at the bottom of the groove, and improves the reliability of semiconductor devices.

【技术实现步骤摘要】
半导体器件及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
技术介绍
MOS晶体管是现代集成电路中最重要的元件之一。MOS晶体管的基本结构包括：半导体衬底；位于半导体衬底表面的栅极结构，位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是：通过在栅极结构施加电压，调节通过栅极结构底部沟道的电流来产生开关信号。随着半导体技术的发展，传统的平面式的MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。而鳍式场效应晶体管(FinFET)是一种新兴的多栅器件，一般包括凸出于半导体衬底表面的鳍部，覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构，位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。然而，现有的鳍式场效应晶体管构成的半导体器件的性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体器件及其形成方法，以提高不同鳍部中掺杂区顶部表面的形貌一致性。为解决上述问题，本专利技术提供一种半导体器件的形成方法，包括：提供衬底，所述衬底上具有若干鳍部；形成初始掺杂区和介质层，初始掺杂区分别位于所述若干鳍部中，初始掺杂区包括底区域和位于底区域上的顶区域，介质层覆盖鳍部、初始掺杂区和衬底；在介质层中形成贯穿介质层的沟槽，所述初始掺杂区位于沟槽底部，且所述沟槽暴露出顶区域；刻蚀去除沟槽底部的顶区域，使底区域形成掺杂区。可选的，在垂直于衬底顶部表面的方向上，所述顶区域尺寸为所述底区域尺寸的50％～90％。可选的，还包括：形成栅极结构，所述栅极结构横跨所述若干鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面，所述初始掺杂区分别位于栅极结构两侧的鳍部中，介质层还覆盖栅极结构；所述沟槽分别位于栅极结构两侧；形成掺杂区后，掺杂区分别位于栅极结构两侧的鳍部中。可选的，刻蚀去除沟槽底部的顶区域的方法包括：在所述沟槽中形成阻挡层，所述阻挡层覆盖沟槽底部的初始掺杂区和鳍部，所述阻挡层还位于沟槽底部的衬底上，且鳍部两侧阻挡层的顶部表面高于初始掺杂区的顶部表面，初始掺杂区顶部表面的阻挡层具有第一厚度，鳍部两侧衬底上的阻挡层具有第二厚度，第一厚度小于第二厚度；回刻蚀阻挡层和初始掺杂区直至去除顶区域；回刻蚀阻挡层和初始掺杂区后，去除阻挡层。可选的，所述阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述阻挡层通过在干刻蚀机台中形成。可选的，所述阻挡层的材料为碳氟聚合物或碳氢氟聚合物；形成所述阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。可选的，所述阻挡层的材料为碳氮聚合物；形成所述阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。可选的，回刻蚀阻挡层和初始掺杂区的工艺为干刻蚀工艺，参数包括：采用的气体包括NF3、CF4、O2、CH2F2、C4F8和CHF3，NF3的流量为50sccm～300sccm，CF4的流量为0sccm～200sccm，O2的流量为0sccm～100sccm，CH2F2的流量为0sccm～100sccm，C4F8的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，源射频功率为100瓦～200瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr。可选的，所述栅极结构具有相对的第一侧和第二侧，所述掺杂区分别位于栅极结构的第一侧和第二侧的鳍部中；所述半导体器件的形成方法还包括：刻蚀去除沟槽底部的顶区域后，在所述沟槽中形成源漏插塞，栅极结构第一侧的源漏插塞和栅极结构第一侧的各个掺杂区的顶部表面接触，栅极结构第二侧的源漏插塞和栅极结构第二侧的各个掺杂区的顶部表面接触。可选的，所述掺杂区的材料为掺杂有源漏离子的锗；所述半导体器件的形成方法还包括：在形成所述源漏插塞之前，对所述掺杂区的顶部表面进行等离子体处理。可选的，所述等离子体处理采用的气体为含氟和硫的气体。可选的，所述等离子体处理采用的气体为SF6。可选的，所述衬底上还具有隔离结构，所述隔离结构覆盖鳍部的部分侧壁表面；所述栅极结构和介质层还位于隔离结构上；所述沟槽的侧壁暴露出介质层；所述半导体器件的形成方法还包括：在形成所述掺杂区之前，形成第一保护层，第一保护层位于初始掺杂区的侧壁、栅极结构两侧的鳍部侧壁和隔离结构表面，且第一保护层暴露出初始掺杂区的顶部表面；在形成所述掺杂区之前，所述沟槽还暴露出位于栅极结构两侧鳍部侧壁、初始掺杂区侧壁以及隔离结构表面的第一保护层；在刻蚀去除沟槽底部的顶区域的过程中，刻蚀去除顶区域侧壁的第一保护层，使第一保护层形成第二保护层，第二保护层位于掺杂区的侧壁、栅极结构两侧的鳍部侧壁和隔离结构表面且暴露出掺杂区的顶部表面。可选的，所述第二保护层的材料为氮化硅、氮氧化硅、氮碳氧化硅、氮硼氧化硅或氮碳硼氧硅。可选的，在进行所述等离子体处理之前，且在形成所述掺杂区和第二保护层后，在所述沟槽的侧壁形成覆盖层；以所述第二保护层和覆盖层为掩膜进行所述等离子体处理；进行所述等离子体处理之后，去除所述覆盖层。可选的，所述覆盖层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物。可选的，所述第一保护层还位于栅极结构的侧壁；所述第二保护层还位于栅极结构的侧壁；形成所述第二保护层后，所述介质层还覆盖栅极结构侧壁的第二保护层；所述半导体器件的形成方法还包括：形成初始保护层，初始保护层覆盖栅极结构侧壁、初始掺杂区表面、栅极结构两侧鳍部的侧壁和隔离结构表面；在形成沟槽之前，所述介质层还覆盖所述初始保护层；在形成所述沟槽的过程中，去除顶区域的顶部表面的初始保护层，使所述沟槽暴露出顶区域的顶部表面，且使初始保护层形成所述第一保护层。可选的，所述衬底中具有第一阱区和与第一阱区在水平方向连接的第二阱区，第二阱区和第一阱区的导电类型相反；所述若干鳍部包括位于第一阱区表面的集电极鳍、以及位于第二阱区表面的发射极鳍与基极鳍，基极鳍位于集电极鳍和发射极鳍之间；初始掺杂区包括位于集电极鳍中的初始集电掺杂区、位于基极鳍中的初始基掺杂区以及位于发射极鳍中的初始发射掺杂区；初始集电掺杂区包括集电底区和位于集电底区上的集电顶区，初始基掺杂区包括基底区和位于基底区上的基顶区，初始发射掺杂区包括发射底区和位于发射底区上的发射顶区；所述沟槽包括相互分立的集电沟槽、基沟槽和发射沟槽，初始集电掺杂区位于集电沟槽底部，初始基掺杂区位于基沟槽底部，初始发射掺杂区位于发射沟槽底部，集电沟槽暴露出集电顶区，基沟槽暴露出基顶区，发射沟槽暴露出发射顶区；刻蚀去除集电沟槽底部的集电顶区、基沟槽底部的基顶区和发射沟槽底部的发射顶区，使集电底区形成集电掺杂区，使基底区形成基掺杂区，使发射底区形成发射掺杂区。可选的，所述衬底中具有本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底上具有若干鳍部；形成初始掺杂区和介质层，初始掺杂区分别位于所述若干鳍部中，初始掺杂区包括底区域和位于底区域上的顶区域，介质层覆盖鳍部、初始掺杂区和衬底；在介质层中形成贯穿介质层的沟槽，所述初始掺杂区位于沟槽底部，且所述沟槽暴露出顶区域；刻蚀去除沟槽底部的顶区域，使底区域形成掺杂区。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：提供衬底，所述衬底上具有若干鳍部；形成初始掺杂区和介质层，初始掺杂区分别位于所述若干鳍部中，初始掺杂区包括底区域和位于底区域上的顶区域，介质层覆盖鳍部、初始掺杂区和衬底；在介质层中形成贯穿介质层的沟槽，所述初始掺杂区位于沟槽底部，且所述沟槽暴露出顶区域；刻蚀去除沟槽底部的顶区域，使底区域形成掺杂区。2.根据权利要求1所述的半导体器件的形成方法，其特征在于，在垂直于衬底顶部表面的方向上，所述顶区域尺寸为所述底区域尺寸的50％～90％。3.根据权利要求1所述的半导体器件的形成方法，其特征在于，还包括：形成栅极结构，所述栅极结构横跨所述若干鳍部、覆盖鳍部的部分顶部表面和部分侧壁表面，所述初始掺杂区分别位于栅极结构两侧的鳍部中，介质层还覆盖栅极结构；所述沟槽分别位于栅极结构两侧；形成掺杂区后，掺杂区分别位于栅极结构两侧的鳍部中。4.根据权利要求3所述的半导体器件的形成方法，其特征在于，刻蚀去除沟槽底部的顶区域的方法包括：在所述沟槽中形成阻挡层，所述阻挡层覆盖沟槽底部的初始掺杂区和鳍部，所述阻挡层还位于沟槽底部的衬底上，且鳍部两侧阻挡层的顶部表面高于初始掺杂区的顶部表面，初始掺杂区顶部表面的阻挡层具有第一厚度，鳍部两侧衬底上的阻挡层具有第二厚度，第一厚度小于第二厚度；回刻蚀阻挡层和初始掺杂区直至去除顶区域；回刻蚀阻挡层和初始掺杂区后，去除阻挡层。5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为碳氟聚合物、碳氢氟聚合物或碳氮聚合物；所述阻挡层通过在干刻蚀机台中形成。6.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为碳氟聚合物或碳氢氟聚合物；形成所述阻挡层的工艺参数包括：采用的气体包括碳氟基气体、碳氢氟基气体、Cl2和Ar，碳氟基气体的流量为10sccm～500sccm，碳氢氟基气体的流量为10sccm～500sccm，Cl2的流量为10sccm～500sccm，Ar的流量为10sccm～500sccm，等离子体化源功率为400瓦～2000瓦，偏置功率为0瓦，温度为30摄氏度～90摄氏度。7.根据权利要求5所述的半导体器件的形成方法，其特征在于，所述阻挡层的材料为碳氮聚合物；形成所述阻挡层的工艺参数包括：采用的气体包括CH4和N2，CH4的流量为10sccm～500sccm，N2的流量为10sccm～500sccm，等离子体化源功率为200瓦～2000瓦，偏置功率为0瓦～500瓦，温度为0摄氏度～80摄氏度。8.根据权利要求4所述的半导体器件的形成方法，其特征在于，回刻蚀阻挡层和初始掺杂区的工艺为干刻蚀工艺，参数包括：采用的气体包括NF3、CF4、O2、CH2F2、C4F8和CHF3，NF3的流量为50sccm～300sccm，CF4的流量为0sccm～200sccm，O2的流量为0sccm～100sccm，CH2F2的流量为0sccm～100sccm，C4F8的流量为0sccm～100sccm，CHF3的流量为0sccm～100sccm，源射频功率为100瓦～200瓦，偏置电压为0伏～500伏，腔室压强为5mtorr～200mtorr。9.根据权利要求3所述的半导体器件的形成方法，其特征在于，所述栅极结构具有相对的第一侧和第二侧，所述掺杂区分别位于栅极结构的第一侧和第二侧的鳍部中；所述半导体器件的形成方法还包括：刻蚀去除沟槽底部的顶区域后，在所述沟槽中形成源漏插塞，栅极结构第一侧的源漏插塞和栅极结构第一侧的各个掺杂区的顶部表面接触，栅极结构第二侧的源漏插塞和栅极结构第二侧的各个掺杂区的顶部表面接触。10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述掺杂区的材料为掺杂有源漏离子的锗；所述半导体器件的形成方法还包括：在形成所述源漏插塞之前，对所述掺杂区的顶部表面进行等离子体处理。11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述等离子体处理采用的气体为含氟和硫的气体。12.根据权利要求11所述的...

【专利技术属性】
技术研发人员：张海洋，刘盼盼，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31