一种自适应数字锁相控制器制造技术

本发明专利技术公开了一种自适应数字锁相控制器，适用于感应加热电源，该自适应数字锁相控制器包括：过零比较模块、电压值检测模块、过压检测模块、功率放大模块、光耦隔离模块、FPGA扫频/锁相功能模块、DSP信号处理模块以及数据存储模块，基于FPGA和DSP的数字集成电路，其中，FPGA扫频/锁相功能模块为该自适应数字锁相控制器的核心部分，用来保证该自适应数字锁相控制器可以自适应跟踪外部输入频率、保证设定超前角不变，其具有跟踪锁相性能好，数字集成度高，通用性强，方便操作使用的特点。

【技术实现步骤摘要】
一种自适应数字锁相控制器
本专利技术涉及感应加热电源
，更具体的说，是涉及一种自适应数字锁相控制器。
技术介绍
感应加热电源以其频率高、效率高、输出功率高的特点在金属表面热处理等领域得到了广泛使用。由于工程应用要求，此类加热电源在跟踪谐振电路的谐振频率发生变化时，必须实时跟踪谐振电路的工作频率，并且保证跟踪信号超前谐振信号一定的角度保持不变。传统的感应加热电源通常采用基于集成门级电路的锁相控制电路进行超前角度和死区时间的调节，基于集成门级电路的感应加热锁相控制器虽然具有抗干扰能力强，性能可靠的特点，但是，当主电路频率发生变化时，其难以自适应跟踪外部输入频率和保持设定超前角度不变，并且传统的模拟式感应加热电源没有数字化显示、参数化设置、人机交换界面、非接触实时控制等功能。
技术实现思路
有鉴于此，本专利技术提供了一种自适应数字锁相控制器，以实现自适应跟踪外部输入频率和保持设定超前角不变。为实现上述目的，本专利技术提供如下技术方案：一种自适应数字锁相控制器，包括：过零比较模块、电压值检测模块、过压检测模块、功率放大模块、光耦隔离模块、FPGA扫频/锁相功能模块、DSP信号处理模块以及数据存储模块，其中：所述过零比较模块、所述电压值检测模块和所述过压检测模块的输入端分别与感应加热主电路的输出端相连；所述过零比较模块的输出端与所述FPGA扫频/锁相功能模块的第一端相连；所述过压检测模块的输出端分别与所述FPGA扫频/锁相功能模块的第二端和所述DSP信号处理模块的第一端相连；所述电压值检测模块的输出端与所述DSP信号处理模块的第二端相连；所述FPGA扫频/锁相功能模块的第三端通过总线与所述DSP信号处理模块的第三端相连；所述FPGA扫频/锁相功能模块的第四端与所述功率放大模块的输入端相连，所述功率放大模块的输出端与所述感应加热主电路的控制端相连；所述光耦隔离模块的输入端与外部24V高压控制信号相连，所述光耦隔离模块的输出端与所述FPGA扫频/锁相功能模块的第五端相连；所述数据存储模块与所述DSP信号处理模块的第四端相连；所述过零比较模块用于检测所述感应加热主电路的LC并联谐振产生的正弦波形信号，并产生占空比为50％的被激方波信号，为所述FPGA扫频/锁相功能模块提供外部激励信号；所述过压检测模块用于检测幅值相等、相位相差180°的谐振正弦电压信号，经整流分压后，通过电压比较器与设定值进行比较，当其幅值大于所述设定值时，确定为过压状态，其报警信号应显示并输入到所述FPGA扫频/锁相功能模块进行相应保护动作；所述电压值检测模块用于检测由所述感应加热主电路的LC并联谐振产生的正弦波形信号的峰值和有效值；所述DSP信号处理模块用于采集、计算和处理控制板上的各种状态信息和控制信号；所述FPGA扫频/锁相功能模块用于以所述过零比较模块产生的所述被激方波信号作为输入，在200MHz的工作主频下，按照预设处理流程进行处理输出带有一定死区时间、占空比为50％的电压控制信号PWM1和电压控制信号PWM2；所述功率放大模块用于将所述FPGA扫频/锁相功能模块输出的所述电压控制信号PWM1和所述电压控制信号PWM2进行放大，并将所述放大后的电压控制信号输入至所述感应加热主电路的控制端；所述光耦隔离模块用于将所述外部24V高压控制信号与低压控制信号进行隔离；所述数据存储模块用于记录存储所述自适应数字锁相控制器运行时的设定参数和状态信息。进一步地，还包括：RS422参数及状态显示接口、RS232参数设置及调试接口、工作模式切换模块、报警锁存及显示模块以及数据采集及显示模块，其中：所述DSP信号处理模块的第五端通过所述RS422参数及状态显示接口与所述数据采集及显示模块相连；所述DSP信号处理模块的第六端通过所述RS232参数设置及调试接口与上位机相连；所述工作模式切换模块分别与所述DSP信号处理模块的第七端和所述FPGA扫频/锁相功能模块的第六端相连；所述报警锁存及显示模块与所述FPGA扫频/锁相功能模块的第七端相连，用于通过LED指示灯将设备的故障进行集中的显示，并进行锁存。进一步地，所述FPGA扫频/锁相功能模块包括FPGA，所述FPGA为EP3C40级FPGA。进一步地，所述DSP信号处理模块包括DSP，所述DSP为TMS320F28335芯片。进一步地，所述功率放大功率模块包括功率放大器件，所述功率放大器件为IXDD614Y1芯片。进一步地，所述光耦隔离模块包括光耦隔离器件，所述光耦隔离器件为PS2501-1芯片。进一步地，所述数据存储模块为EEPROM芯片。进一步地，所述RS422参数及状态显示接口为MAX3074芯片。进一步地，所述RS232参数设置及调试接口为SP3223芯片。进一步地，所述报警及锁存模块包括至少一个报警LED灯，其报警信号由所述DSP信号处理模块、所述FPGA扫频/锁相功能模块以及各硬件检测电路产生，由所述FPGA扫频/锁相功能模块进行锁存。经由上述的技术方案可知，与现有技术相比，本专利技术公开了一种自适应数字锁相控制器，适用于感应加热电源，该自适应数字锁相控制器包括：过零比较模块、电压值检测模块、过压检测模块、功率放大模块、光耦隔离模块、FPGA扫频/锁相功能模块、DSP信号处理模块以及数据存储模块，基于FPGA和DSP的数字集成电路，其中，FPGA扫频/锁相功能模块为该自适应数字锁相控制器的核心部分，用来保证该自适应数字锁相控制器可以自适应跟踪外部输入频率、保证设定超前角不变，其具有跟踪锁相性能好，数字集成度高，通用性强，方便操作使用的特点。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为本专利技术实施例提供的一种自适应数字锁相控制器的电路示意图；图2为本专利技术实施例提供的感应加热电源的并联谐振电路示意图；图3为本专利技术实施例提供的感应加热电源的跟踪锁相控制波形图；图4为本专利技术实施例提供的感应加热电源的自适应数字锁相控制器时序发生原理图；图5为本专利技术实施例提供的另一种自适应数字锁相控制器的电路示意图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，本专利技术实施例提供了一种自适应数字锁相控制器，具体该控制器包括：过零比较模块1、电压值检测模块3、过压检测模块2、功率放大模块6、光耦隔离模块8、FPGA扫频/锁相功能模块4、DSP信号处理模块5以及数据存储模块7，其中：上述过零比较模块1、上述电压值检测模块3和上述过压检测模块2的输入端分别与感应加热主电路的输出端(SIN+和SIIN-)相连；上述过零比较模块1的输出端与上述FPGA扫频/锁相功能模块4的第一端相连；上述过压检测模块2的输出端分别与上述FPGA扫频/锁相功能模块4的第二端和上述DSP信号处理模块5的第一端本文档来自技高网...

【技术保护点】
1.一种自适应数字锁相控制器，其特征在于，包括：过零比较模块、电压值检测模块、过压检测模块、功率放大模块、光耦隔离模块、FPGA扫频/锁相功能模块、DSP信号处理模块以及数据存储模块，其中：所述过零比较模块、所述电压值检测模块和所述过压检测模块的输入端分别与感应加热主电路的输出端相连；所述过零比较模块的输出端与所述FPGA扫频/锁相功能模块的第一端相连；所述过压检测模块的输出端分别与所述FPGA扫频/锁相功能模块的第二端和所述DSP信号处理模块的第一端相连；所述电压值检测模块的输出端与所述DSP信号处理模块的第二端相连；所述FPGA扫频/锁相功能模块的第三端通过总线与所述DSP信号处理模块的第三端相连；所述FPGA扫频/锁相功能模块的第四端与所述功率放大模块的输入端相连，所述功率放大模块的输出端与所述感应加热主电路的控制端相连；所述光耦隔离模块的输入端与外部24V高压控制信号相连，所述光耦隔离模块的输出端与所述FPGA扫频/锁相功能模块的第五端相连；所述数据存储模块与所述DSP信号处理模块的第四端相连；所述过零比较模块用于检测所述感应加热主电路的LC并联谐振产生的正弦波形信号，并产生占空比为50％的被激方波信号，为所述FPGA扫频/锁相功能模块提供外部激励信号；所述过压检测模块用于检测幅值相等、相位相差180°的谐振正弦电压信号，经整流分压后，通过电压比较器与设定值进行比较，当其幅值大于所述设定值时，确定为过压状态，其报警信号应显示并输入到所述FPGA扫频/锁相功能模块进行相应保护动作；所述电压值检测模块用于检测由所述感应加热主电路的LC并联谐振产生的正弦波形信号的峰值和有效值；所述DSP信号处理模块用于采集、计算和处理控制板上的各种状态信息和控制信号；所述FPGA扫频/锁相功能模块用于以所述过零比较模块产生的所述被激方波信号作为输入，在200MHz的工作主频下，按照预设处理流程进行处理输出带有一定死区时间、占空比为50％的电压控制信号PWM1和电压控制信号PWM2；所述功率放大模块用于将所述FPGA扫频/锁相功能模块输出的所述电压控制信号PWM1和所述电压控制信号PWM2进行放大，并将所述放大后的电压控制信号输入至所述感应加热主电路的控制端；所述光耦隔离模块用于将所述外部24V高压控制信号与低压控制信号进行隔离；所述数据存储模块用于记录存储所述自适应数字锁相控制器运行时的设定参数和状态信息。...

【技术特征摘要】
1.一种自适应数字锁相控制器，其特征在于，包括：过零比较模块、电压值检测模块、过压检测模块、功率放大模块、光耦隔离模块、FPGA扫频/锁相功能模块、DSP信号处理模块以及数据存储模块，其中：所述过零比较模块、所述电压值检测模块和所述过压检测模块的输入端分别与感应加热主电路的输出端相连；所述过零比较模块的输出端与所述FPGA扫频/锁相功能模块的第一端相连；所述过压检测模块的输出端分别与所述FPGA扫频/锁相功能模块的第二端和所述DSP信号处理模块的第一端相连；所述电压值检测模块的输出端与所述DSP信号处理模块的第二端相连；所述FPGA扫频/锁相功能模块的第三端通过总线与所述DSP信号处理模块的第三端相连；所述FPGA扫频/锁相功能模块的第四端与所述功率放大模块的输入端相连，所述功率放大模块的输出端与所述感应加热主电路的控制端相连；所述光耦隔离模块的输入端与外部24V高压控制信号相连，所述光耦隔离模块的输出端与所述FPGA扫频/锁相功能模块的第五端相连；所述数据存储模块与所述DSP信号处理模块的第四端相连；所述过零比较模块用于检测所述感应加热主电路的LC并联谐振产生的正弦波形信号，并产生占空比为50％的被激方波信号，为所述FPGA扫频/锁相功能模块提供外部激励信号；所述过压检测模块用于检测幅值相等、相位相差180°的谐振正弦电压信号，经整流分压后，通过电压比较器与设定值进行比较，当其幅值大于所述设定值时，确定为过压状态，其报警信号应显示并输入到所述FPGA扫频/锁相功能模块进行相应保护动作；所述电压值检测模块用于检测由所述感应加热主电路的LC并联谐振产生的正弦波形信号的峰值和有效值；所述DSP信号处理模块用于采集、计算和处理控制板上的各种状态信息和控制信号；所述FPGA扫频/锁相功能模块用于以所述过零比较模块产生的所述被激方波信号作为输入，在200MHz的工作主频下，按照预设处理流程进行处理输出带有一定死区时间、占空比为50％的电压控制信号PWM1和电压控制信号PWM2；所述功率放大模块用于将所述FPGA扫频/锁相功能模块输出的所述电压控制信号PWM1和所述电压控制信号PWM2进行放大，并将所述放大后的电压控制信号输入至所述感应加热主电路的控...

【专利技术属性】
技术研发人员：邓永停，李洪文，邵蒙，
申请(专利权)人：中国科学院长春光学精密机械与物理研究所，
类型：发明
国别省市：吉林,22