跟踪保持电路制造技术

本发明专利技术提供一种跟踪保持电路，包括：输入缓冲器包含射极跟随器与单位增益放大器，射极跟随器输入模拟信号，其输出连接单位增益放大器，用于在跟踪与保持阶段放大模拟信号并输出；开关辅助模块，连接输入缓冲器的输出端、时钟信号，用于根据时钟信号控制开关的断开或闭合来影响输出信号的共模电平大小；电压钳位模块，连接输入缓冲器输出端，在跟踪阶段，用于以模拟信号输入运算的输出信号；在保持阶段，用于以钳位电压为输入运算的输出信号；采样模块，连接该射极跟随器，用于根据时钟信号控制采样开关的断开或闭合，对输出信号进行跟踪或保持并输出本发明专利技术提高了高频线性度，还提高了信号的建立效率以及电路的最大采样带宽。

Track and hold circuit

The invention provides a tracking and holding circuit, which includes: input buffer includes emitter follower and unit gain amplifier, emitter follower input analog signal, its output is connected with unit gain amplifier for amplifying and outputting analog signal in tracking and holding stage; switch auxiliary module is connected with input buffer transmission. Output and clock signals are used to influence the common-mode level of the output signal according to the opening or closing of the switch controlled by the clock signal; voltage clamp module, which connects the output of the input buffer, is used for the output signal of the input operation of the analog signal in the tracking stage; and clamp voltage is used for the input operation in the holding stage. The output signal is computed; the sampling module is connected with the emitter follower to control the opening or closing of the sampling switch according to the clock signal, track or maintain the output signal and output the output signal, which improves the high frequency linearity, the efficiency of signal establishment and the maximum sampling bandwidth of the circuit.

【技术实现步骤摘要】
跟踪保持电路
本专利技术涉及集成电路领域，特别是涉及一种具有高采样带宽与高频线性度的跟踪保持电路。
技术介绍
随着应用需求的提高，模拟数字转换器所采样的模拟信号的频率越来越高，当信号频率过高超过数GHz时，要保持良好的采样线性度是很难的，多数模数转换器的线性度会迅速降低，为了解决这样的问题，可以在高速模拟数字转换器加一个采样前端电路，该采样前端电路具备很宽的带宽和良好的线性度，对模拟信号进行采样后再发送给后级的模拟数字转换器进行采样和量化，这样便可以增强高速模数转换器的输入带宽和高频线性度。目前的采样前端电路主要通过高端工艺实现，比如SiGe双极工艺，利用双极器件非常高的器件截止频率的特点来提高模拟输入带宽，但在电路方面还是采用传统的结构来实现，随着模拟信号频率的增加，模拟输入信号对采样电容上保持的电压影响越来越明显，导致采样电路的线性度会发生明显的降低，不能满足应用需求。然而，双极工艺下的传统跟踪保持电路由输入缓冲器、开关射极跟随器以及输出缓冲器构成，在保持状态时，由于开关射极跟随器的输入管基极电压被拉低，进入截止状态，同时也使得前级输入缓冲器的中与开关设计跟随器输入管基极相连的双极器件进入饱和状态，当采样电路从保持状态切换进入跟踪状态时，该双极器件从饱和状态进入到正向放大状态需要一定时间，缩短了留给信号的建立时间，从而影响电路的最大采样带宽，同时，在保持状态时，由于开关射极跟随器的基极与发射极之间的寄生电容影响了采样电容的电压，增大了模拟输入信号对采样电容的电压影响，降低了高频线性度。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种跟踪保持电路，用于解决现有技术中跟踪保持电路信号带宽较低以及模拟输入信号频率较高导致其线性度下降的问题。为实现上述目的及其他相关目的，本专利技术提供一种跟踪保持电路，包括：输入缓冲器，包括射极跟随器与单位增益放大器，所述射极跟随器输入差分模拟输入信号，其输出连接单位增益放大器，所述单位增益放大器在跟踪阶段与保持阶段放大差分模拟输入信号并输出；开关辅助模块，分别连接所述输入缓冲器的输出端、时钟信号，用于根据所述时钟信号控制开关的断开或闭合来影响所述输出信号的共模电平大小，并确保所述单位增益放大器保持在放大状态；电压钳位模块，连接所述输入缓冲器输出端，在跟踪阶段，用于以所述输出信号为输入运算的输出信号；在保持阶段，用于以钳位电压为输入运算的输出信号；采样模块，连接所述电压钳位模块，用于根据所述时钟信号控制采样开关的断开或闭合，对所述输出信号进行跟踪或保持并输出。如上所述，本专利技术的跟踪保持电路，具有以下有益效果：通过在超带宽内采样模拟信号，使跟踪状态下采样电容跟踪模拟输入信号，从跟踪状态转换到保持状态后，将模拟输入信号与保持信号进行隔离，同时，在开关射极跟随器的输入管基极连接一固定电平信号，使得该电平电压与连接在开关射极跟随器发射极的采样电容的差值很小，导致输入管进入截止状态，另外，由于该固定电平，在保持状态时降低了其基极与发射极之间的寄生电容对采样电容电压影响，即，降低了模拟输入信号对采样电容电压的影响，从而提高了高频线性度。该保持跟踪电路，在保持状态时，不会造成模拟输入缓冲器的进入饱和状态，使其在整个工作过程中保持正向放大状态，提高了信号的建立效率，也提高电路的最大采样带宽。附图说明图1显示为本专利技术提供的一种跟踪保持电路原理结构图；图2显示为本专利技术提供的一种跟踪保持电路电路结构图；图3显示为本专利技术提供的图1中射极跟随器电路图；图4显示为本专利技术提供的图1中单位增益缓冲器与开关辅助电路电路图；图5显示为本专利技术提供的图3中单位增益缓冲器与开关辅助电路工作时序图；图6显示为本专利技术提供的图1中电压钳位模块的电路图；图7显示为本专利技术提供的图5中电压钳位模块的工作时序图；图8显示为本专利技术提供的图1中采样模块的电路图；图9显示为本专利技术提供的图7中采样模块的工作时序图。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。请参阅图1，图1显示为本专利技术提供的一种跟踪保持电路原理结构图，包括：输入缓冲器1，包括射极跟随器与单位增益放大器，所述射极跟随器输入差分模拟输入信号，其输出连接单位增益放大器，所述单位增益放大器在跟踪阶段与保持阶段放大差分模拟输入信号并输出；开关辅助模块2，分别连接所述输入缓冲器的输出端、时钟信号，用于根据所述时钟信号控制开关的断开或闭合来影响所述输出信号的共模电平大小，并确保所述单位增益放大器保持在放大状态；电压钳位模块3，连接所述输入缓冲器输出端，在跟踪阶段，用于以所述输出信号为输入运算的输出信号；在保持阶段，用于以钳位电压为输入运算的输出信号；采样模块4，连接所述电压钳位模块，用于根据所述时钟信号控制采样开关的断开或闭合，对所述输出信号进行跟踪或保持并输出。另外，在上述图1基础上，所述跟踪保持电路还包括：驱动模块5，连接于所述采样模块的正向输出端、负向输出端输出差分输出信号，用于提高所述采样模块的信号驱动力。本实施例中，可将上述跟踪保持电路用于采集模数转换器前端电路，从而提高模数转换器的输入带宽和高频线性度。请参阅图2，为本专利技术提供的一种跟踪保持电路电路结构图，包括：其中，VDD为该实施例电路电压源，GND为该实施例电路地，Vi+和Vi-为该示例电路差分模拟输入信号，CLK+和CLK-为该示例电路差分时钟输入信号，Vr为电压钳位模块3的箝位电压，Vo+和Vo-为驱动模块5的差分输出信号。在本实施例中，模拟输入信号Vi+和Vi-通过射极跟随器101、102和单位增益放大器109之后，在差分时钟输入信号(CLK+和CLK)的控制下通过开关辅助电路调整单位增益放大器输出信号的共模电平，当时钟信号CLK+为高电平时，整个跟踪保持电路处于跟踪状态，单位增益放大器109正常工作，输出信号的共模电平正常，这时的输出信号电压值均高于后级的(电压钳位模块3)带箝位电压的射极跟随器104和105的箝位电压，所以具有钳位电压射极跟随器104和105选择正常的模拟信号作为输入信号运算输出；当CLK+为低电平时，整个跟踪保持电路处于保持状态，这时单位增益放大器109的输出信号共模电平被开关辅助电路110拉低，降低一定电压值，这时的输出信号电压值均低于后级的带箝位功能的射极跟随器104和105的箝位电压，这时输出信号电压值均低于后级的带箝位功能的射极跟随器104和105的箝位电压，所以具有钳位电压射极跟随器104和105选择箝位电压作为输入信号运算输出。输出的信号通过采样模块106进行采样输出，再通过射极跟随器107和108将差分信号Vo+和Vo-输出，本文档来自技高网...

【技术保护点】
1.一种跟踪保持电路，其特征在于，包括：输入缓冲器，包括射极跟随器与单位增益放大器，所述射极跟随器输入差分模拟输入信号，其输出连接单位增益放大器，所述单位增益放大器在跟踪阶段与保持阶段放大差分模拟输入信号并输出；开关辅助模块，分别连接所述输入缓冲器的输出端、时钟信号，用于根据所述时钟信号控制开关的断开或闭合来影响输出信号的共模电平大小，并确保所述单位增益放大器保持在放大状态；电压钳位模块，连接所述输入缓冲器输出端，在跟踪阶段，用于以所述输出信号为输入运算的输出信号；在保持阶段，用于以钳位电压为输入运算的输出信号；采样模块，连接所述电压钳位模块，用于根据所述时钟信号控制采样开关的断开或闭合，对所述输出信号进行跟踪或保持并输出。

【技术特征摘要】
1.一种跟踪保持电路，其特征在于，包括：输入缓冲器，包括射极跟随器与单位增益放大器，所述射极跟随器输入差分模拟输入信号，其输出连接单位增益放大器，所述单位增益放大器在跟踪阶段与保持阶段放大差分模拟输入信号并输出；开关辅助模块，分别连接所述输入缓冲器的输出端、时钟信号，用于根据所述时钟信号控制开关的断开或闭合来影响输出信号的共模电平大小，并确保所述单位增益放大器保持在放大状态；电压钳位模块，连接所述输入缓冲器输出端，在跟踪阶段，用于以所述输出信号为输入运算的输出信号；在保持阶段，用于以钳位电压为输入运算的输出信号；采样模块，连接所述电压钳位模块，用于根据所述时钟信号控制采样开关的断开或闭合，对所述输出信号进行跟踪或保持并输出。2.根据权利要求1所述的跟踪保持电路，其特征在于，所述单位增益缓冲器包括负反馈电阻、负载电阻与放大器组成的差分放大电路，其中，所述差分放大电路两个输入端对应连接差分模拟输入信号，所述放大器一端连接负反馈电阻，其另一端连接负载电阻。3.根据权利要求2所述的跟踪保持电路，其特征在于，所述放大器包括两个三级管与差分输入对管，两个所述三极管分别连接于所述差分输入对管的集电极以保持其电压稳定。4.根据权利要求1所述的跟踪保持电路，其特征在于，所述开关辅助模块用于当单位增益放大器在保持阶段时，降低所述单位增益放大器输出的共模电平电压，并确保所述单位增益放大器处于正向放大状态。5.根据权利要求1所述的跟踪保持电路，其特征在于，所述开关辅助模块包括开关管N1、N2、N3、N4、N5、N6与第一、二恒流源，所述开关管N2与N3的基极连接正向时钟信...

【专利技术属性】
技术研发人员：张磊，朱璨，王永禄，胡蓉彬，叶荣科，张正平，王健安，付东兵，陈光炳，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50