一种基于数字锁相环的时钟去抖动电路制造技术

一种基于数字锁相环的时钟去抖动电路，包括数字锁相环模块、模/数转换模块和数/模转换模块；所述模/数转换模块的一端连接抖动时钟信号源，另一端与所述数字锁相环模块电连接；所述数/模转换模块的一端与所述模/数转换模块电连接，另一端与所述数字锁相环模块电连接。本申请的有益效果是：通过将抖动时钟转换为数字、模拟的正弦波方式，最终获得去抖动的时钟，对系统时钟要求不高，降低了系统的设计难度和成本；数字锁相环模块采用FPGA实现，一致性好，调试难度低，容易实现低抖动时钟的去抖动。

【技术实现步骤摘要】
一种基于数字锁相环的时钟去抖动电路
本申请属于时钟去抖动
，具体地说，涉及一种基于数字锁相环的时钟去抖动电路。
技术介绍
常用的数字时钟去抖动方法，恢复出的去抖动时钟信号的周期性仍不能满足一些高精度的时钟要求。要降低时钟抖动性的变化，就需要提高恢复时钟频率，从而提高对恢复时钟的采样率。如果对时钟抖动性变化的要求低至纳秒级，则所需的恢复时钟频率高达1GHz甚至更高。在当前的技术条件下，这是难以实现的，既使实现费用也是很高的。而且高频率的采样率对鉴相器和环路滤波的设计要求很高，无形当中又增加了配套器件的设计难度和设计费用，最终提高使用成本。
技术实现思路
有鉴于此，本申请所要解决的技术问题是提供了一种基于数字锁相环的时钟去抖动电路，能够利用鉴相器单元获得的抖动时钟差值信息、环路滤波单元获得的频率控制字信息和NCO生成的去抖动时钟信息，恢复出去抖动后的时钟。为了解决上述技术问题，本申请公开了一种基于数字锁相环的时钟去抖动电路，并采用以下技术方案来实现。一种基于数字锁相环的时钟去抖动电路，包括数字锁相环模块、模/数转换模块和数/模转换模块；所述模/数转换模块的一端连接抖动时钟信号源，另一端与所述数字锁相环模块电连接；所述数/模转换模块的一端与所述模/数转换模块电连接，另一端与所述数字锁相环模块电连接。进一步的，所述数字锁相环单元包括鉴相器、环路滤波模块和NCO模块，所述鉴相器、所述环路滤波模块和所述NCO模块依次电连接；且所述鉴相器的输入端与所述模/数转换模块电连接，所述NCO模块的输出端与所述数/模转换模块电连接。更进一步的，所述数/模转换电路采用AD9233芯片。更进一步的，所述模/数转换模块采用DA9957芯片。与现有技术相比，本申请可以获得包括以下技术效果：通过将抖动时钟转换为数字、模拟的正弦波方式，最终获得去抖动的时钟，对系统时钟要求不高，降低了系统的设计难度和成本；数字锁相环模块采用FPGA实现，一致性好，调试难度低，容易实现低抖动时钟的去抖动。当然，实施本申请的任一产品并不一定需要同时达到以上所述的所有技术效果。附图说明此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：图1是本申请一个实施例的基于数字锁相环的时钟去抖动电路原理框图。图2是本申请一个实施例的鉴相器原理框图。具体实施方式以下将配合附图及实施例来详细说明本申请的实施方式，藉此对本申请如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。一种基于数字锁相环的时钟去抖动电路，如图1所示，包括数字锁相环模块、模/数转换模块1和数/模转换模块5。模/数转换模块1的一端连接原始的抖动时钟信号源，另一端与数字锁相环模块电连接；数/模转换模块5的一端与模/数转换模块1电连接，另一端与数字锁相环模块电连接。数字锁相环模块包括鉴相器2、环路滤波模块3和NCO模块4(即数字控制振荡器)，鉴相器2、环路滤波模块3和NCO模块4依次电连接。具体为鉴相器2的输入端与模/数转换模块1的输出端电连接，鉴相器2的输出端与环路滤波模块3的输入端电连接，环路滤波模块3的输出端与NCO模块4的输入端电连接，NCO模块4的输出端与数/模转换模块5的输入端电连接。鉴相器2、环路滤波模块3和NCO模块4一般由FPGA来实现。数/模转换模块5一般由数/模转换电路来实现，比如利用AD9233芯片进行转换。模/数转换模块1一般由模/数转换电路来实现，比如利用DA9957芯片进行转换。模/数转换单元1在采集到抖动时钟信号后对抖动的时钟信号进行模数转换，即对原始模拟抖动时钟信号的正弦波进行采样，将其转换成数字抖动时钟信号，并传送给鉴相器2。鉴相器2接收模/数转换模块1传送来的抖动时钟信号，并获取抖动时钟与门限值之间的差值，再将差值信号传送给环路滤波模块3。环路滤波模块3对鉴相器2获得的差值信号进行环路滤波并获取频率控制字信息，再将获取的频率控制字信息传送给NCO模块4。NCO模块4根据频率控制字信息，并利用NCO自己产生的相应的数字正弦波信号，生成时钟信息并传送给数/模转换模块5。数/模转换模块5将NCO模块4生成的时钟信息转换成模拟正弦波信号，再输送到模/数转换模块1，由模/数转换模块1将去抖动后的模拟正弦波时钟信号转换成数字正弦波时钟信号以待使用。鉴相器2的原理框图如图2所示，鉴相器通过UP和DN指示，调整NCO模块4的输出频率；当UP有效时，应升高NCO频率，因为NCO已经落后于输入信号了；当DN有效时，应降低NCO频率，因为NCO已经超前于输入信号了。鉴相器可选择FPGA来实现，亦可使用其他可实现的芯片。抖动时钟进入鉴相器单元，对采样后的波形与给定的门限值进行比较，输出采样值与门限值之间的差值；门限值是根据需要人为设置的，可修改，该门限值确定了恢复时钟上升沿出现的时刻。为了得到更好的去抖动效果，本申请的去抖动过程可以循环重复，尤其是抖动较大，一遍去抖动无法很好的还原信号的情况下。本申请的有益效果是：通过将抖动时钟转换为数字、模拟的正弦波方式，最终获得去抖动的时钟，对系统时钟要求不高，降低了系统的设计难度和成本；数字锁相环模块采用FPGA实现，一致性好，调试难度低，容易实现低抖动时钟的去抖动。以上对本申请实施例所提供的一种基于数字锁相环的时钟去抖动电路，进行了详细介绍。以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。如在说明书及权利要求书当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求书当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求书所界定者为准。还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的商品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种商品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的商品或者系统中还存在另外的相同要素。上述说明示出并描述了本申请的若干优选实施例，但如前所述，应当理解本申请并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述申请构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本申请的精神和范围，则都应在本申请所附权利要求书的保护范围内。本文档来自技高网...

【技术保护点】
1.一种基于数字锁相环的时钟去抖动电路，其特征在于：包括数字锁相环模块、模/数转换模块(1)和数/模转换模块(5)；所述模/数转换模块(1)的一端连接抖动时钟信号源，另一端与所述数字锁相环模块电连接；所述数/模转换模块(5)的一端与所述模/数转换模块(1)电连接，另一端与所述数字锁相环模块电连接。

【技术特征摘要】
1.一种基于数字锁相环的时钟去抖动电路，其特征在于：包括数字锁相环模块、模/数转换模块(1)和数/模转换模块(5)；所述模/数转换模块(1)的一端连接抖动时钟信号源，另一端与所述数字锁相环模块电连接；所述数/模转换模块(5)的一端与所述模/数转换模块(1)电连接，另一端与所述数字锁相环模块电连接。2.根据权利要求1所述基于数字锁相环的时钟去抖动电路，其特征在于：所述数字锁相环单元包括鉴相器(2)、环路滤波模块(3)和NCO模...

【专利技术属性】
技术研发人员：耿弯弯，常涛，张宇，马英英，
申请(专利权)人：天津光电通信技术有限公司，
类型：新型
国别省市：天津,12