利用可调电感和改善功率放大器线性度的电路结构及方法技术

本发明专利技术公开一种利用可调电感和改善功率放大器线性度的电路结构及方法，包含片上变压器耦合输入网络、晶体管放大器电路、输出网络、控制及偏置产生电路和包络检测电路；晶体管放大器电路分别与片上变压器耦合输入网络及输出网络连接；晶体管放大器电路设有电容电感并联谐振回路，电容电感并联谐振回路中并联的电容和可调电感；包络检测电路与控制及偏置产生电路连接，检测输入网络或输出网络的射频信号的包络信号，产生所需的偏置信号和可调电感的控制信号。本发明专利技术通过采用并联可调LC回路的办法，实现动态可调的低阻偏置回路改善AM‑AM非线性、可调电感消除AM‑PM非线性；方便地用在多级放大器级间匹配和阻抗变换网络中，便于多级射频功放级联实现。

【技术实现步骤摘要】
利用可调电感和改善功率放大器线性度的电路结构及方法
本专利技术涉及射频功率放大器电路领域，特别涉及一种利用可调电感和改善功率放大器线性度的电路结构及方法。
技术介绍
射频功率放大器(以下简写为射频功放)是决定无线通信发射机发送的信号和功耗高低的决定性部件。为了有效利用频谱资源，现代无线数字通信中大量采用非恒包络调制方式，这就对射频功放的线性度提出了很高的要求。射频功放的线性度指标可以从两个方面来考察，即输入幅度-输出幅度特性(以下简写为AM-AM特性)和输入幅度-输出相位特性(以下简写为AM-PM特性)。理想的单级射频功放的输入-输出特性表现为，输出信号的幅度与输入信号的幅度呈现线性关系，而输出信号的相位不随输入信号的幅度不同而不同。一般地，射频功放的AM-AM特性主要与其直流工作点相关，而AM-PM特性主要与射频功放的输入阻抗和输出阻抗中容性电抗大小相关。多级级联的射频功放的AM-AM和AM-PM特性由各级联放大器的AM-AM和AM-PM特性决定，改善各个级联放大器的线性度即能改善级联放大器总体线性度。典型的晶体管射频功放AM-AM特性呈现增益压缩现象，即随着输入信号幅度增大，放大器的增益下降。一般地，为了改善增益压缩造成的非线性，可以提高射频功放的偏置电流。提高偏置电流的代价是射频功放的效率下降。典型的晶体管射频功放AM-PM特性与输入端呈现出与信号幅度相关的容性阻抗有关：当输入信号幅度增大，放大器的等效并联输入电容增大；反之，当输入信号幅度减小，放大器的等效并联输入电容减小。输入端的等效电容的变化会导致被放大信号的相位的变化产生信号失真。放大器的输出阻抗也呈现出相位与信号幅度的类似相关性。为了减弱射频功放的等效输入电容增大造成的非线性，可以在输入端额外并联一个电容，该电容大小随输入信号幅度增大而减小，这样可以达到线性补偿的目的。但是采用这种办法，代价是增大射频功放的输入负载导致增益下降，同样也会降低放大器的效率。另外一种消弭射频功放输入非线性AM-PM特性的方法是，利用可调电感与等效输入电容构成串联，根据输入信号幅度变化来控制可调电感的感值，使之与射频功放的等效输入电容的变化相抵消，这样可以使AM-PM特性得以线性化。该方案的缺点是，电感在信号通路上，不方便隔离高频信号与直流偏置信号，要实现设计低阻抗的偏置电压回路代价较高。而偏置回路本身的阻抗太高，会引起射频功放的临近信道泄漏和上下边带不对称等非线性效应。
技术实现思路
本专利技术的目的是提供一种利用可调电感和改善功率放大器线性度的电路结构及方法，通过采用并联可调LC回路的办法，实现动态可调的低阻偏置回路改善AM-AM非线性、可调电感消除AM-PM非线性。该结构同时也可以方便地用在多级放大器级间匹配和阻抗变换网络中，便于多级射频功放级联实现。为了达到上述目的，本专利技术公开了一种利用可调电感和改善功率放大器线性度的电路结构，该电路结构包含单级晶体管放大器电路、控制及偏置产生电路和包络检测电路；所述晶体管放大器电路输入端与片上变压器耦合输入网络连接，所述晶体管放大器电路输出端与天线及阻抗变换网络连接，所述包络检测电路与所述控制及偏置产生电路连接；其中，所述单级晶体管放大器电路设置为单端输入单端输出共源-共栅放大器电路，包含可调电感、第一MOS晶体管、第二MOS晶体管、第一电阻、耦合电容、第一电感和接地的第一旁路电容；所述耦合电容设置在所述单级晶体管放大器电路输入端；所述可调电感的第一端分别与所述第一旁路电容和所述第一电阻连接，所述可调电感的第二端与所述第一MOS晶体管的栅极连接，所述第一MOS晶体管的源极接地以及漏极与所述第二MOS晶体管的源极连接，所述第二MOS晶体管的栅极与直流电源连接，所述第一电感的一端与所述第二MOS晶体管的漏极连接，另一端与直流电源连接。优选地，所述单端输入单端输出共源-共栅放大器电路中，所述第二MOS晶体管替换成导线，或者，所述第一MOS晶体管与所述第二MOS晶体管之间设有MOS晶体管。优选地，所述单端输入单端输出共源-共栅放大器电路中，进一步包含：所述第一MOS晶体管设有合适的工作点，所述第一电阻、所述第一旁路电容和所述可调电感构成偏置网络，以提供一个低阻抗的偏置回路；所述第一电感用于输出负载和直流偏置通路；所述可调电感与所述第一MOS晶体管栅极的等效电容形成单级晶体管放大器电路输入端电容电感并联谐振回路；所述耦合电容用于隔离直流电平以及通过射频信号；所述包络检波电路用于检测单级晶体管放大器电路输入端、或者第一MOS晶体管栅极处、或者第二MOS晶体管的漏极处、或者天线端处的射频信号幅度，所述包络检波电路可产生合适的直流偏置。本专利技术还提供了一种利用可调电感和改善功率放大器线性度的电路结构，该电路结构包含多级晶体管放大器电路、控制及偏置产生电路和包络检测电路；所述多级晶体管放大器电路输入端与片上变压器耦合输入网络连接，所述晶体管放大器电路的输出端与天线及阻抗变换网络连接，所述包络检测电路与所述控制及偏置产生电路连接；其中，所述多级晶体管放大器电路设置为多级单端输入单端输出共源-共栅极联放大器电路，包含第一级共源-共栅放大器、可调变压器和第二级共源-共栅放大器；所述第一级共源-共栅放大器设有第三MOS晶体管和第四MOS晶体管，所述第二级共源-共栅放大器设有第五MOS晶体管和第六MOS晶体管；第四MOS晶体管的栅极、可调变压器的初级线圈、第六MOS晶体管的栅极、第二电感均与直流电源连接，第三MOS晶体管的源极、第五MOS晶体管的源极均接地；第三MOS晶体管的漏极与第四MOS晶体管的源极连接，第四MOS晶体管的漏极与可调变压器的初级线圈连接；第五MOS晶体管的漏极与第六MOS晶体管的源极连接，第六MOS晶体管的漏极与第二电感连接；可调变压器的次级线圈一端与第五MOS晶体管的栅极连接，次级线圈另一端与接地的第三旁路电容连接，所述第三旁路电容并联有第三电阻；所述可调变压器的初级线圈作为第一级共源-共栅放大器的负载以及作为所述第一级共源-共栅放大器和所述第二级共源-共栅放大器之间的阻抗变换网络；所述可调变压器的次级线圈与所述第五MOS晶体管的栅极处等效电容形成并联谐振回路。优选地，所述多级单端输入单端输出共源-共栅极联放大器电路中，所述第四MOS晶体管和第六MOS晶体管均替换成导线，或者，所述第三MOS晶体管与所述第四MOS晶体管之间设置有MOS晶体管，所述第五MOS晶体管与所述第六MOS晶体管之间也设置有MOS晶体管。优选地，所述多级单端输入单端输出共源-共栅极联放大器电路中，进一步包含：所述第二级共源-共栅放大器作为所述第一级共源-共栅放大器的负载，所述第二级共源-共栅放大器的负载包含天线及阻抗变换网络和第二电感；所述第一级共源-共栅放大器的阻抗变换网络和电感网络与所述第二级共源-共栅放大器的输入端并联谐振回路融合为所述可调变压器；所述包络检测电路检测所述第一级共源-共栅放大器直流电源端的第四MOS晶体管漏极处、或所述第二级共源-共栅放大器共源接法的第五MOS晶体管栅极处、或所述第二级共源-共栅放大器直流电源端的第六MOS晶体管漏极处、或天线端处的射频信号包络，产生偏置电压加到与接地旁路电容相并联的电阻的一端处，再通过相互并联的该本文档来自技高网...

【技术保护点】
1.一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于， 该电路结构包含单级晶体管放大器电路、控制及偏置产生电路和包络检测电路；所述晶体管放大器电路输入端与片上变压器耦合输入网络连接，所述晶体管放大器电路输出端与天线及阻抗变换网络连接，所述包络检测电路与所述控制及偏置产生电路连接； 其中，所述单级晶体管放大器电路设置为单端输入单端输出共源‑共栅放大器电路，包含可调电感、第一MOS晶体管、第二MOS晶体管、第一电阻、耦合电容、第一电感和接地的第一旁路电容； 所述耦合电容设置在所述单级晶体管放大器电路输入端； 所述可调电感的第一端分别与所述第一旁路电容和所述第一电阻连接，所述可调电感的第二端与所述第一MOS晶体管的栅极连接，所述第一MOS晶体管的源极接地以及漏极与所述第二MOS晶体管的源极连接，所述第二MOS晶体管的栅极与直流电源连接，所述第一电感的一端与所述第二MOS晶体管的漏极连接，另一端与直流电源连接。

【技术特征摘要】
1.一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于，该电路结构包含单级晶体管放大器电路、控制及偏置产生电路和包络检测电路；所述晶体管放大器电路输入端与片上变压器耦合输入网络连接，所述晶体管放大器电路输出端与天线及阻抗变换网络连接，所述包络检测电路与所述控制及偏置产生电路连接；其中，所述单级晶体管放大器电路设置为单端输入单端输出共源-共栅放大器电路，包含可调电感、第一MOS晶体管、第二MOS晶体管、第一电阻、耦合电容、第一电感和接地的第一旁路电容；所述耦合电容设置在所述单级晶体管放大器电路输入端；所述可调电感的第一端分别与所述第一旁路电容和所述第一电阻连接，所述可调电感的第二端与所述第一MOS晶体管的栅极连接，所述第一MOS晶体管的源极接地以及漏极与所述第二MOS晶体管的源极连接，所述第二MOS晶体管的栅极与直流电源连接，所述第一电感的一端与所述第二MOS晶体管的漏极连接，另一端与直流电源连接。2.如权利要求1所述的一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于，所述单端输入单端输出共源-共栅放大器电路中，所述第二MOS晶体管替换成导线，或者，所述第一MOS晶体管与所述第二MOS晶体管之间设有MOS晶体管。3.如权利要求1所述的一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于，所述单端输入单端输出共源-共栅放大器电路中，进一步包含：所述第一MOS晶体管设有合适的工作点，所述第一电阻、所述第一旁路电容和所述可调电感构成偏置网络，以提供一个低阻抗的偏置回路；所述第一电感用于输出负载和直流偏置通路；所述可调电感与所述第一MOS晶体管栅极的等效电容形成单级晶体管放大器电路输入端电容电感并联谐振回路；所述耦合电容用于隔离直流电平以及通过射频信号；所述包络检波电路用于检测单级晶体管放大器电路输入端、或者第一MOS晶体管栅极处、或者第二MOS晶体管的漏极处、或者天线端处的射频信号幅度，所述包络检波电路可产生合适的直流偏置。4.一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于，该电路结构包含多级晶体管放大器电路、控制及偏置产生电路和包络检测电路；所述多级晶体管放大器电路输入端与片上变压器耦合输入网络连接，所述晶体管放大器电路的输出端与天线及阻抗变换网络连接，所述包络检测电路与所述控制及偏置产生电路连接；其中，所述多级晶体管放大器电路设置为多级单端输入单端输出共源-共栅极联放大器电路，包含第一级共源-共栅放大器、可调变压器和第二级共源-共栅放大器；所述第一级共源-共栅放大器设有第三MOS晶体管和第四MOS晶体管，所述第二级共源-共栅放大器设有第五MOS晶体管和第六MOS晶体管；第四MOS晶体管的栅极、可调变压器的初级线圈、第六MOS晶体管的栅极、第二电感均与直流电源连接，第三MOS晶体管的源极、第五MOS晶体管的源极均接地；第三MOS晶体管的漏极与第四MOS晶体管的源极连接，第四MOS晶体管的漏极与可调变压器的初级线圈连接；第五MOS晶体管的漏极与第六MOS晶体管的源极连接，第六MOS晶体管的漏极与第二电感连接；可调变压器的次级线圈一端与第五MOS晶体管的栅极连接，次级线圈另一端与接地的第三旁路电容连接，所述第三旁路电容并联有第三电阻；所述可调变压器的初级线圈作为第一级共源-共栅放大器的负载以及作为所述第一级共源-共栅放大器和所述第二级共源-共栅放大器之间的阻抗变换网络；所述可调变压器的次级线圈与所述第五MOS晶体管的栅极处等效电容形成并联谐振回路。5.如权利要求4所述的一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于，所述多级单端输入单端输出共源-共栅极联放大器电路中，所述第四MOS晶体管和第六MOS晶体管均替换成导线，或者，所述第三MOS晶体管与所述第四MOS晶体管之间设置有MOS晶体管，所述第五MOS晶体管与所述第六MOS晶体管之间也设置有MOS晶体管。6.如权利要求4所述的一种利用可调电感和改善功率放大器线性度的电路结构，其特征在于，所述多级单端输入单端输出共源-共栅极联放大器电路中，进一步包含：所述第二级共源-共栅放大器作为所述第一级共源-共栅放大器的负载，所述第二级共源-共栅放大器的负载包含天线及阻抗变换网络和第二电感；所述第一级共源-共栅放大器的阻抗变换网络和电感网络与所述第二级共源-共栅放大器的输入端并联谐振回路融合为所述可调变压器；所述包络检测电路检测所述第一级共源-共栅放大器直流电源端的第四MOS晶体管漏极处、或所述第二级共源-共栅放大器共源接法的第五MOS晶体管栅极处、或所述第二级共源-共栅放大器直流电源端的第六MOS晶体管漏极处、或天线端处的射频信号包络，产生偏置电压加到与接地旁路电容相并联的电阻的一端处，再通过相互并联的该电阻和接地旁路电容组合网络和可调变压器的次级线圈加到所述第二级共源-共栅放大器的第五MOS晶体管的栅极处；所述第四MOS晶体管漏极处的射频信号幅度增大，以使所述第五MOS晶体管的栅极处的偏置电压越高，实现所述第五MOS晶体管、所述第六MOS晶体管构成的放大器增益增大，以克服功率放大器的增益压缩效应；所述包络检测电路与控制及偏置产...

【专利技术属性】
技术研发人员：曹克，徐栋麟，
申请(专利权)人：上海亮牛半导体科技有限公司，
类型：发明
国别省市：上海,31