一种POWERPC和FPGA的通信系统及通信方法技术方案

本发明专利技术涉及接口通信技术领域，特别涉及一种POWERPC和FPGA的通信系统及通信方法。其系统结构包括PowerPC芯片与FPGA芯片，所述PowerPC芯片与FPGA芯片通过Local Bus总线及两个GPIO相连接，其中Local Bus总线和GPIO连接到FPGA芯片内部的控制逻辑，Local Bus总线连接到FPGA芯片内部的Local Bus控制模块，GPIO作为握手信号连接到FPGA芯片内部的读写控制模块，其中两个GPIO默认高电平。本发明专利技术的一种POWERPC和FPGA的通信系统及通信方法，其具有实现简单的特点，保证PowerPC和FPGA的数据通信。

A communication system and communication method between POWERPC and FPGA

The invention relates to the field of interface communication technology, in particular to a communication system and a communication method of POWERPC and FPGA. The system structure includes PowerPC chip and FPGA chip. The PowerPC chip and the FPGA chip are connected by Local Bus bus and two GPIOs. The Local Bus bus and GPIO are connected to the control logic inside the FPGA chip, the Local Bus bus is connected to the Local Bus control module inside the FPGA chip, and the GPIO is connected as the handshake signal. To read and write control module inside the FPGA chip, of which two GPIO default high level. The communication system and method of POWERPC and FPGA of the present invention have the characteristics of simple realization and guaranteeing data communication between PowerPC and FPGA.

【技术实现步骤摘要】
一种POWERPC和FPGA的通信系统及通信方法
本专利技术涉及接口通信
，特别涉及一种POWERPC和FPGA的通信系统及通信方法。
技术介绍
PowerPC（PerformanceOptimizationWithEnhancedRISC–PerformanceComputing，有时简称PPC）是一种精简指令集（RISC）架构的中央处理器（CPU），其基本的设计源自IBM（国际商用机器公司）的POWER（PerformanceOptimizedWithEnhancedRISC；《IBMConnect电子报》2007年8月号译为“增强RISC性能优化”）架构。PowerPC作为一种高性能的处理器在各个领域的应用越来越广泛，但是作为一种ASIC产品，其本身的硬件接口资源有限。FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA作为一种可编程的硬件资源，应用也越来越广泛。现有技术下，对于PowerPC和FPGA之间的通信方法，尚没有简单实用的设计。
技术实现思路
为了解决现有技术的问题，本专利技术提供了一种POWERPC和FPGA的通信系统及通信方法，其具有实现简单的特点，保证PowerPC和FPGA的数据通信。本专利技术所采用的技术方案如下：一种PowerPC和FPGA的通信系统，包括PowerPC芯片与FPGA芯片，所述PowerPC芯片与FPGA芯片通过LocalBus总线及两个GPIO相连接，其中LocalBus总线和GPIO连接到FPGA芯片内部的控制逻辑，LocalBus总线连接到FPGA芯片内部的LocalBus控制模块，GPIO作为握手信号连接到FPGA芯片内部的读写控制模块，其中两个GPIO默认高电平。一种PowerPC和FPGA的通信方法，包括以下步骤：A、当需要将FPGA芯片的数据传递到PowerPC芯片时，FPGA芯片内部的读写控制模块将FPGA芯片内部数据通过双口RAM一端写入，在写完成后，将GPIO第一端口由高电平拉低，提醒PowerPC芯片读取，PowerPC芯片检测到GPIO第一端口为低电平，就通过LocalBus总线发出读取命令从双口RAM另一端读取数据；B、当需要将PowerPC芯片的数据传递到FPGA芯片时，PowerPC芯片通过LocalBus总线将数据从双口RAM一端写入，在写完成后将GPIO第二端口拉低，FPGA芯片内部的读写控制模块检测到GPIO第二端口拉低，则从双口RAM另一端读取数据。本专利技术提供的技术方案带来的有益效果是：本专利技术的一种PowerPC和FPGA的通信方法，其中FPGA芯片内部包含双口RAM，LocalBus控制模块及读写控制模块。其中双口RAM用于数据的存储。LocalBus控制模块用于解析PowerPC芯片的命令，完成对RAM数据的读写。读写控制模块用于读取RAM中的数据以及处理FPGA和PowerPC的握手信号。本专利技术提供的PowerPC与FPGA的通信方法，具有实现简单的特点，保证PowerPC和FPGA的数据通信。附图说明为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本专利技术的一种POWERPC和FPGA的通信系统的结构框图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一、如附图1所示，图1为PowerPC和FPGA通信的结构框图，其中FPGA内部包含双口RAM，LocalBus控制模块及读写控制模块。其中双口RAM用于数据的存储。LocalBus控制模块用于解析PowerPC的命令，完成对RAM数据的读写。读写控制模块用于读取RAM中的数据以及处理FPGA和PowerPC的握手信号。具体流程如下所示：当需要FPGA数据传递到PowerPC时，读写控制模块将FPGA内部数据通过双口RAM一端写入，在写完成后，将GPIO1由高拉低，提醒PowerPC读取。PowerPC检测到GPIO1为低电平，就通过LocalBus总线发出读取命令从双口RAM另一端读取数据。当需要PowerPC数据传递到FPGA时，PowerPC通过LocalBus总线将数据从双口RAM一端写入，在写完成后将GPIO2拉低，FPGA内部的读写控制模块检测到GPIO2拉低，则从双口RAM另一端读取数据。以上所述仅为本专利技术的较佳实施例，并不用以限制本专利技术，凡在本专利技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本专利技术的保护范围之内。本文档来自技高网...

【技术保护点】
1.一种PowerPC和FPGA的通信系统，包括PowerPC芯片与FPGA芯片，所述PowerPC芯片与FPGA芯片通过Local Bus总线及两个GPIO相连接，其中Local Bus总线和GPIO连接到FPGA芯片内部的控制逻辑，Local Bus总线连接到FPGA芯片内部的Local Bus控制模块，GPIO作为握手信号连接到FPGA芯片内部的读写控制模块，其中两个GPIO默认高电平。

【技术特征摘要】
1.一种PowerPC和FPGA的通信系统，包括PowerPC芯片与FPGA芯片，所述PowerPC芯片与FPGA芯片通过LocalBus总线及两个GPIO相连接，其中LocalBus总线和GPIO连接到FPGA芯片内部的控制逻辑，LocalBus总线连接到FPGA芯片内部的LocalBus控制模块，GPIO作为握手信号连接到FPGA芯片内部的读写控制模块，其中两个GPIO默认高电平。2.一种PowerPC和FPGA的通信方法，包括以下步骤：A、当需要将FPGA芯片的数据传递到PowerPC芯片时，FP...

【专利技术属性】
技术研发人员：尹超，赵鑫鑫，李朋，姜凯，
申请(专利权)人：济南浪潮高新科技投资发展有限公司，
类型：发明
国别省市：山东,37